Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause 2 : : * Copyright(c) 2014-2023 Broadcom 3 : : * All rights reserved. 4 : : */ 5 : : 6 : : #ifndef _BNXT_H_ 7 : : #define _BNXT_H_ 8 : : 9 : : #include <inttypes.h> 10 : : #include <stdbool.h> 11 : : #include <pthread.h> 12 : : #include <sys/queue.h> 13 : : 14 : : #include <rte_pci.h> 15 : : #include <bus_pci_driver.h> 16 : : #include <ethdev_driver.h> 17 : : #include <rte_memory.h> 18 : : #include <rte_lcore.h> 19 : : #include <rte_spinlock.h> 20 : : #include <rte_time.h> 21 : : 22 : : #include "bnxt_cpr.h" 23 : : #include "bnxt_util.h" 24 : : 25 : : #include "tf_core.h" 26 : : #include "bnxt_ulp.h" 27 : : #include "bnxt_tf_common.h" 28 : : #include "bnxt_vnic.h" 29 : : 30 : : /* Vendor ID */ 31 : : #define PCI_VENDOR_ID_BROADCOM 0x14E4 32 : : 33 : : /* Device IDs */ 34 : : #define BROADCOM_DEV_ID_STRATUS_NIC_VF1 0x1606 35 : : #define BROADCOM_DEV_ID_STRATUS_NIC_VF2 0x1609 36 : : #define BROADCOM_DEV_ID_STRATUS_NIC 0x1614 37 : : #define BROADCOM_DEV_ID_57414_VF 0x16c1 38 : : #define BROADCOM_DEV_ID_57304_VF 0x16cb 39 : : #define BROADCOM_DEV_ID_57417_MF 0x16cc 40 : : #define BROADCOM_DEV_ID_NS2 0x16cd 41 : : #define BROADCOM_DEV_ID_57406_VF 0x16d3 42 : : #define BROADCOM_DEV_ID_57412 0x16d6 43 : : #define BROADCOM_DEV_ID_57414 0x16d7 44 : : #define BROADCOM_DEV_ID_57416_RJ45 0x16d8 45 : : #define BROADCOM_DEV_ID_57417_RJ45 0x16d9 46 : : #define BROADCOM_DEV_ID_5741X_VF 0x16dc 47 : : #define BROADCOM_DEV_ID_57412_MF 0x16de 48 : : #define BROADCOM_DEV_ID_57317_RJ45 0x16e0 49 : : #define BROADCOM_DEV_ID_5731X_VF 0x16e1 50 : : #define BROADCOM_DEV_ID_57417_SFP 0x16e2 51 : : #define BROADCOM_DEV_ID_57416_SFP 0x16e3 52 : : #define BROADCOM_DEV_ID_57317_SFP 0x16e4 53 : : #define BROADCOM_DEV_ID_57407_MF 0x16ea 54 : : #define BROADCOM_DEV_ID_57414_MF 0x16ec 55 : : #define BROADCOM_DEV_ID_57416_MF 0x16ee 56 : : #define BROADCOM_DEV_ID_57508 0x1750 57 : : #define BROADCOM_DEV_ID_57504 0x1751 58 : : #define BROADCOM_DEV_ID_57502 0x1752 59 : : #define BROADCOM_DEV_ID_57508_MF1 0x1800 60 : : #define BROADCOM_DEV_ID_57504_MF1 0x1801 61 : : #define BROADCOM_DEV_ID_57502_MF1 0x1802 62 : : #define BROADCOM_DEV_ID_57508_MF2 0x1803 63 : : #define BROADCOM_DEV_ID_57504_MF2 0x1804 64 : : #define BROADCOM_DEV_ID_57502_MF2 0x1805 65 : : #define BROADCOM_DEV_ID_57500_VF1 0x1806 66 : : #define BROADCOM_DEV_ID_57500_VF2 0x1807 67 : : #define BROADCOM_DEV_ID_58802 0xd802 68 : : #define BROADCOM_DEV_ID_58804 0xd804 69 : : #define BROADCOM_DEV_ID_58808 0x16f0 70 : : #define BROADCOM_DEV_ID_58802_VF 0xd800 71 : : #define BROADCOM_DEV_ID_58812 0xd812 72 : : #define BROADCOM_DEV_ID_58814 0xd814 73 : : #define BROADCOM_DEV_ID_58818 0xd818 74 : : #define BROADCOM_DEV_ID_58818_VF 0xd82e 75 : : 76 : : #define BROADCOM_DEV_957508_N2100 0x5208 77 : : #define BROADCOM_DEV_957414_N225 0x4145 78 : : 79 : : #define BNXT_MAX_MTU 9574 80 : : #define BNXT_NUM_VLANS 2 81 : : #define BNXT_MAX_PKT_LEN (BNXT_MAX_MTU + RTE_ETHER_HDR_LEN +\ 82 : : RTE_ETHER_CRC_LEN +\ 83 : : (BNXT_NUM_VLANS * RTE_VLAN_HLEN)) 84 : : /* FW adds extra 4 bytes for FCS */ 85 : : #define BNXT_VNIC_MRU(mtu)\ 86 : : ((mtu) + RTE_ETHER_HDR_LEN + RTE_VLAN_HLEN * BNXT_NUM_VLANS) 87 : : #define BNXT_VF_RSV_NUM_RSS_CTX 1 88 : : #define BNXT_VF_RSV_NUM_L2_CTX 4 89 : : /* TODO: For now, do not support VMDq/RFS on VFs. */ 90 : : #define BNXT_VF_RSV_NUM_VNIC 1 91 : : #define BNXT_MAX_LED 4 92 : : #define BNXT_MIN_RING_DESC 16 93 : : #define BNXT_MAX_TX_RING_DESC 4096 94 : : #define BNXT_MAX_RX_RING_DESC 8192 95 : : #define BNXT_DB_SIZE 0x80 96 : : 97 : : #define TPA_MAX_AGGS 64 98 : : #define TPA_MAX_AGGS_TH 1024 99 : : 100 : : #define TPA_MAX_NUM_SEGS 32 101 : : #define TPA_MAX_SEGS_TH 8 /* 32 segments in 4-segment units */ 102 : : #define TPA_MAX_SEGS 5 /* 32 segments in log2 units */ 103 : : 104 : : #define BNXT_TPA_MAX_AGGS(bp) \ 105 : : (BNXT_CHIP_P5(bp) ? TPA_MAX_AGGS_TH : \ 106 : : TPA_MAX_AGGS) 107 : : 108 : : #define BNXT_TPA_MAX_SEGS(bp) \ 109 : : (BNXT_CHIP_P5(bp) ? TPA_MAX_SEGS_TH : \ 110 : : TPA_MAX_SEGS) 111 : : 112 : : /* 113 : : * Define the number of async completion rings to be used. Set to zero for 114 : : * configurations in which the maximum number of packet completion rings 115 : : * for packet completions is desired or when async completion handling 116 : : * cannot be interrupt-driven. 117 : : */ 118 : : #ifdef RTE_EXEC_ENV_FREEBSD 119 : : /* In FreeBSD OS, nic_uio driver does not support interrupts */ 120 : : #define BNXT_NUM_ASYNC_CPR(bp) 0U 121 : : #else 122 : : #define BNXT_NUM_ASYNC_CPR(bp) 1U 123 : : #endif 124 : : 125 : : #define BNXT_MISC_VEC_ID RTE_INTR_VEC_ZERO_OFFSET 126 : : #define BNXT_RX_VEC_START RTE_INTR_VEC_RXTX_OFFSET 127 : : 128 : : /* Chimp Communication Channel */ 129 : : #define GRCPF_REG_CHIMP_CHANNEL_OFFSET 0x0 130 : : #define GRCPF_REG_CHIMP_COMM_TRIGGER 0x100 131 : : /* Kong Communication Channel */ 132 : : #define GRCPF_REG_KONG_CHANNEL_OFFSET 0xA00 133 : : #define GRCPF_REG_KONG_COMM_TRIGGER 0xB00 134 : : 135 : : #define BNXT_INT_LAT_TMR_MIN 75 136 : : #define BNXT_INT_LAT_TMR_MAX 150 137 : : #define BNXT_NUM_CMPL_AGGR_INT 36 138 : : #define BNXT_CMPL_AGGR_DMA_TMR 37 139 : : #define BNXT_NUM_CMPL_DMA_AGGR 36 140 : : #define BNXT_CMPL_AGGR_DMA_TMR_DURING_INT 50 141 : : #define BNXT_NUM_CMPL_DMA_AGGR_DURING_INT 12 142 : : #define BNXT_DEVICE_SERIAL_NUM_SIZE 8 143 : : 144 : : #define BNXT_DEFAULT_VNIC_STATE_MASK \ 145 : : HWRM_ASYNC_EVENT_CMPL_DEFAULT_VNIC_CHANGE_EVENT_DATA1_DEF_VNIC_STATE_MASK 146 : : #define BNXT_DEFAULT_VNIC_STATE_SFT \ 147 : : HWRM_ASYNC_EVENT_CMPL_DEFAULT_VNIC_CHANGE_EVENT_DATA1_DEF_VNIC_STATE_SFT 148 : : #define BNXT_DEFAULT_VNIC_ALLOC \ 149 : : HWRM_ASYNC_EVENT_CMPL_DEFAULT_VNIC_CHANGE_EVENT_DATA1_DEF_VNIC_STATE_DEF_VNIC_ALLOC 150 : : #define BNXT_DEFAULT_VNIC_FREE \ 151 : : HWRM_ASYNC_EVENT_CMPL_DEFAULT_VNIC_CHANGE_EVENT_DATA1_DEF_VNIC_STATE_DEF_VNIC_FREE 152 : : #define BNXT_DEFAULT_VNIC_CHANGE_PF_ID_MASK \ 153 : : HWRM_ASYNC_EVENT_CMPL_DEFAULT_VNIC_CHANGE_EVENT_DATA1_PF_ID_MASK 154 : : #define BNXT_DEFAULT_VNIC_CHANGE_PF_ID_SFT \ 155 : : HWRM_ASYNC_EVENT_CMPL_DEFAULT_VNIC_CHANGE_EVENT_DATA1_PF_ID_SFT 156 : : #define BNXT_DEFAULT_VNIC_CHANGE_VF_ID_MASK \ 157 : : HWRM_ASYNC_EVENT_CMPL_DEFAULT_VNIC_CHANGE_EVENT_DATA1_VF_ID_MASK 158 : : #define BNXT_DEFAULT_VNIC_CHANGE_VF_ID_SFT \ 159 : : HWRM_ASYNC_EVENT_CMPL_DEFAULT_VNIC_CHANGE_EVENT_DATA1_VF_ID_SFT 160 : : 161 : : #define BNXT_EVENT_ERROR_REPORT_TYPE(data1) \ 162 : : (((data1) & \ 163 : : HWRM_ASYNC_EVENT_CMPL_ERROR_REPORT_BASE_EVENT_DATA1_ERROR_TYPE_MASK) >>\ 164 : : HWRM_ASYNC_EVENT_CMPL_ERROR_REPORT_BASE_EVENT_DATA1_ERROR_TYPE_SFT) 165 : : 166 : : #define BNXT_HWRM_CMD_TO_FORWARD(cmd) \ 167 : : (bp->pf->vf_req_fwd[(cmd) / 32] |= (1 << ((cmd) % 32))) 168 : : 169 : : #define BNXT_NTOHS rte_be_to_cpu_16 170 : : 171 : : struct bnxt_led_info { 172 : : uint8_t num_leds; 173 : : uint8_t led_id; 174 : : uint8_t led_type; 175 : : uint8_t led_group_id; 176 : : uint8_t unused; 177 : : uint16_t led_state_caps; 178 : : #define BNXT_LED_ALT_BLINK_CAP(x) ((x) & \ 179 : : rte_cpu_to_le_16(HWRM_PORT_LED_QCFG_OUTPUT_LED0_STATE_BLINKALT)) 180 : : 181 : : uint16_t led_color_caps; 182 : : }; 183 : : 184 : : struct bnxt_led_cfg { 185 : : uint8_t led_id; 186 : : uint8_t led_state; 187 : : uint8_t led_color; 188 : : uint8_t unused; 189 : : uint16_t led_blink_on; 190 : : uint16_t led_blink_off; 191 : : uint8_t led_group_id; 192 : : uint8_t rsvd; 193 : : }; 194 : : 195 : : #define BNXT_LED_DFLT_ENA \ 196 : : (HWRM_PORT_LED_CFG_INPUT_ENABLES_LED0_ID | \ 197 : : HWRM_PORT_LED_CFG_INPUT_ENABLES_LED0_STATE | \ 198 : : HWRM_PORT_LED_CFG_INPUT_ENABLES_LED0_BLINK_ON | \ 199 : : HWRM_PORT_LED_CFG_INPUT_ENABLES_LED0_BLINK_OFF | \ 200 : : HWRM_PORT_LED_CFG_INPUT_ENABLES_LED0_GROUP_ID) 201 : : 202 : : #define BNXT_LED_DFLT_ENA_SHIFT 6 203 : : 204 : : #define BNXT_LED_DFLT_ENABLES(x) \ 205 : : rte_cpu_to_le_32(BNXT_LED_DFLT_ENA << (BNXT_LED_DFLT_ENA_SHIFT * (x))) 206 : : 207 : : struct bnxt_vlan_table_entry { 208 : : uint16_t tpid; 209 : : uint16_t vid; 210 : : } __rte_packed; 211 : : 212 : : struct bnxt_vlan_antispoof_table_entry { 213 : : uint16_t tpid; 214 : : uint16_t vid; 215 : : uint16_t mask; 216 : : } __rte_packed; 217 : : 218 : : struct bnxt_child_vf_info { 219 : : void *req_buf; 220 : : struct bnxt_vlan_table_entry *vlan_table; 221 : : struct bnxt_vlan_antispoof_table_entry *vlan_as_table; 222 : : STAILQ_HEAD(, bnxt_filter_info) filter; 223 : : uint32_t func_cfg_flags; 224 : : uint32_t l2_rx_mask; 225 : : uint16_t fid; 226 : : uint16_t max_tx_rate; 227 : : uint16_t dflt_vlan; 228 : : uint16_t vlan_count; 229 : : uint8_t mac_spoof_en; 230 : : uint8_t vlan_spoof_en; 231 : : bool random_mac; 232 : : bool persist_stats; 233 : : }; 234 : : 235 : : struct bnxt_parent_info { 236 : : #define BNXT_PF_FID_INVALID 0xFFFF 237 : : uint16_t fid; 238 : : uint16_t vnic; 239 : : uint16_t port_id; 240 : : uint8_t mac_addr[RTE_ETHER_ADDR_LEN]; 241 : : }; 242 : : 243 : : struct bnxt_pf_info { 244 : : #define BNXT_FIRST_PF_FID 1 245 : : #define BNXT_MAX_VFS(bp) ((bp)->pf->max_vfs) 246 : : #define BNXT_MAX_VF_REPS_P4 64 247 : : #define BNXT_MAX_VF_REPS_P5 256 248 : : #define BNXT_MAX_VF_REPS(bp) \ 249 : : (BNXT_CHIP_P5(bp) ? BNXT_MAX_VF_REPS_P5 : \ 250 : : BNXT_MAX_VF_REPS_P4) 251 : : #define BNXT_TOTAL_VFS(bp) ((bp)->pf->total_vfs) 252 : : #define BNXT_FIRST_VF_FID 128 253 : : #define BNXT_PF_RINGS_USED(bp) bnxt_get_num_queues(bp) 254 : : #define BNXT_PF_RINGS_AVAIL(bp) ((bp)->pf->max_cp_rings - \ 255 : : BNXT_PF_RINGS_USED(bp)) 256 : : uint16_t port_id; 257 : : uint16_t first_vf_id; 258 : : uint16_t active_vfs; 259 : : uint16_t max_vfs; 260 : : uint16_t total_vfs; /* Total VFs possible. 261 : : * Not necessarily enabled. 262 : : */ 263 : : uint32_t func_cfg_flags; 264 : : void *vf_req_buf; 265 : : rte_iova_t vf_req_buf_dma_addr; 266 : : uint32_t vf_req_fwd[8]; 267 : : uint16_t total_vnics; 268 : : struct bnxt_child_vf_info *vf_info; 269 : : #define BNXT_EVB_MODE_NONE 0 270 : : #define BNXT_EVB_MODE_VEB 1 271 : : #define BNXT_EVB_MODE_VEPA 2 272 : : uint8_t evb_mode; 273 : : }; 274 : : 275 : : /* Max wait time for link up is 10s and link down is 500ms */ 276 : : #define BNXT_MAX_LINK_WAIT_CNT 200 277 : : #define BNXT_MIN_LINK_WAIT_CNT 10 278 : : #define BNXT_LINK_WAIT_INTERVAL 50 279 : : struct bnxt_link_info { 280 : : uint32_t phy_flags; 281 : : uint8_t mac_type; 282 : : uint8_t phy_link_status; 283 : : uint8_t loop_back; 284 : : uint8_t link_up; 285 : : uint8_t duplex; 286 : : uint8_t pause; 287 : : uint8_t force_pause; 288 : : uint8_t auto_pause; 289 : : uint8_t auto_mode; 290 : : #define PHY_VER_LEN 3 291 : : uint8_t phy_ver[PHY_VER_LEN]; 292 : : uint16_t link_speed; 293 : : uint16_t support_speeds; 294 : : uint16_t auto_link_speed; 295 : : uint16_t force_link_speed; 296 : : uint16_t auto_link_speed_mask; 297 : : uint32_t preemphasis; 298 : : uint8_t phy_type; 299 : : uint8_t media_type; 300 : : uint16_t support_auto_speeds; 301 : : uint8_t link_signal_mode; 302 : : uint16_t force_pam4_link_speed; 303 : : uint16_t support_pam4_speeds; 304 : : uint16_t auto_pam4_link_speed_mask; 305 : : uint16_t support_pam4_auto_speeds; 306 : : uint8_t req_signal_mode; 307 : : uint8_t module_status; 308 : : }; 309 : : 310 : : #define BNXT_COS_QUEUE_COUNT 8 311 : : struct bnxt_cos_queue_info { 312 : : uint8_t id; 313 : : uint8_t profile; 314 : : }; 315 : : 316 : : struct rte_flow { 317 : : STAILQ_ENTRY(rte_flow) next; 318 : : struct bnxt_filter_info *filter; 319 : : struct bnxt_vnic_info *vnic; 320 : : }; 321 : : 322 : : #define BNXT_PTP_RX_PND_CNT 10 323 : : #define BNXT_PTP_FLAGS_PATH_TX 0x0 324 : : #define BNXT_PTP_FLAGS_PATH_RX 0x1 325 : : #define BNXT_PTP_FLAGS_CURRENT_TIME 0x2 326 : : #define BNXT_PTP_CURRENT_TIME_MASK 0xFFFF00000000ULL 327 : : 328 : : struct bnxt_ptp_cfg { 329 : : #define BNXT_GRCPF_REG_WINDOW_BASE_OUT 0x400 330 : : #define BNXT_GRCPF_REG_SYNC_TIME 0x480 331 : : #define BNXT_CYCLECOUNTER_MASK 0xffffffffffffffffULL 332 : : struct rte_timecounter tc; 333 : : struct rte_timecounter tx_tstamp_tc; 334 : : struct rte_timecounter rx_tstamp_tc; 335 : : struct bnxt *bp; 336 : : #define BNXT_MAX_TX_TS 1 337 : : uint16_t rxctl; 338 : : #define BNXT_PTP_MSG_SYNC BIT(0) 339 : : #define BNXT_PTP_MSG_DELAY_REQ BIT(1) 340 : : #define BNXT_PTP_MSG_PDELAY_REQ BIT(2) 341 : : #define BNXT_PTP_MSG_PDELAY_RESP BIT(3) 342 : : #define BNXT_PTP_MSG_FOLLOW_UP BIT(8) 343 : : #define BNXT_PTP_MSG_DELAY_RESP BIT(9) 344 : : #define BNXT_PTP_MSG_PDELAY_RESP_FOLLOW_UP BIT(10) 345 : : #define BNXT_PTP_MSG_ANNOUNCE BIT(11) 346 : : #define BNXT_PTP_MSG_SIGNALING BIT(12) 347 : : #define BNXT_PTP_MSG_MANAGEMENT BIT(13) 348 : : #define BNXT_PTP_MSG_EVENTS (BNXT_PTP_MSG_SYNC | \ 349 : : BNXT_PTP_MSG_DELAY_REQ | \ 350 : : BNXT_PTP_MSG_PDELAY_REQ | \ 351 : : BNXT_PTP_MSG_PDELAY_RESP) 352 : : uint8_t tx_tstamp_en:1; 353 : : int rx_filter; 354 : : uint8_t filter_all; 355 : : 356 : : #define BNXT_PTP_RX_TS_L 0 357 : : #define BNXT_PTP_RX_TS_H 1 358 : : #define BNXT_PTP_RX_SEQ 2 359 : : #define BNXT_PTP_RX_FIFO 3 360 : : #define BNXT_PTP_RX_FIFO_PENDING 0x1 361 : : #define BNXT_PTP_RX_FIFO_ADV 4 362 : : #define BNXT_PTP_RX_REGS 5 363 : : 364 : : #define BNXT_PTP_TX_TS_L 0 365 : : #define BNXT_PTP_TX_TS_H 1 366 : : #define BNXT_PTP_TX_SEQ 2 367 : : #define BNXT_PTP_TX_FIFO 3 368 : : #define BNXT_PTP_TX_FIFO_EMPTY 0x2 369 : : #define BNXT_PTP_TX_REGS 4 370 : : uint32_t rx_regs[BNXT_PTP_RX_REGS]; 371 : : uint32_t rx_mapped_regs[BNXT_PTP_RX_REGS]; 372 : : uint32_t tx_regs[BNXT_PTP_TX_REGS]; 373 : : uint32_t tx_mapped_regs[BNXT_PTP_TX_REGS]; 374 : : 375 : : /* On P5, the Rx timestamp is present in the Rx completion record */ 376 : : uint64_t rx_timestamp; 377 : : uint64_t current_time; 378 : : uint64_t old_time; 379 : : rte_spinlock_t ptp_lock; 380 : : }; 381 : : 382 : : struct bnxt_coal { 383 : : uint16_t num_cmpl_aggr_int; 384 : : uint16_t num_cmpl_dma_aggr; 385 : : uint16_t num_cmpl_dma_aggr_during_int; 386 : : uint16_t int_lat_tmr_max; 387 : : uint16_t int_lat_tmr_min; 388 : : uint16_t cmpl_aggr_dma_tmr; 389 : : uint16_t cmpl_aggr_dma_tmr_during_int; 390 : : }; 391 : : 392 : : /* 64-bit doorbell */ 393 : : #define DBR_EPOCH_MASK 0x01000000UL 394 : : #define DBR_EPOCH_SFT 24 395 : : #define DBR_XID_SFT 32 396 : : #define DBR_PATH_L2 (0x1ULL << 56) 397 : : #define DBR_VALID (0x1ULL << 58) 398 : : #define DBR_TYPE_SQ (0x0ULL << 60) 399 : : #define DBR_TYPE_SRQ (0x2ULL << 60) 400 : : #define DBR_TYPE_CQ (0x4ULL << 60) 401 : : #define DBR_TYPE_NQ (0xaULL << 60) 402 : : #define DBR_TYPE_NQ_ARM (0xbULL << 60) 403 : : 404 : : #define DB_PF_OFFSET 0x10000 405 : : #define DB_VF_OFFSET 0x4000 406 : : 407 : : #define BNXT_RSS_TBL_SIZE_P5 512U 408 : : #define BNXT_RSS_ENTRIES_PER_CTX_P5 64 409 : : #define BNXT_MAX_RSS_CTXTS_P5 \ 410 : : (BNXT_RSS_TBL_SIZE_P5 / BNXT_RSS_ENTRIES_PER_CTX_P5) 411 : : 412 : : #define BNXT_MAX_QUEUE 8 413 : : #define BNXT_MAX_TQM_SP_RINGS 1 414 : : #define BNXT_MAX_TQM_FP_LEGACY_RINGS 8 415 : : #define BNXT_MAX_TQM_FP_RINGS 9 416 : : #define BNXT_MAX_TQM_LEGACY_RINGS \ 417 : : (BNXT_MAX_TQM_SP_RINGS + BNXT_MAX_TQM_FP_LEGACY_RINGS) 418 : : #define BNXT_MAX_TQM_RINGS \ 419 : : (BNXT_MAX_TQM_SP_RINGS + BNXT_MAX_TQM_FP_RINGS) 420 : : #define BNXT_BACKING_STORE_CFG_LEGACY_LEN 256 421 : : #define BNXT_BACKING_STORE_CFG_LEN \ 422 : : sizeof(struct hwrm_func_backing_store_cfg_input) 423 : : #define BNXT_PAGE_SHFT 12 424 : : #define BNXT_PAGE_SIZE (1 << BNXT_PAGE_SHFT) 425 : : #define MAX_CTX_PAGES (BNXT_PAGE_SIZE / 8) 426 : : 427 : : #define PTU_PTE_VALID 0x1UL 428 : : #define PTU_PTE_LAST 0x2UL 429 : : #define PTU_PTE_NEXT_TO_LAST 0x4UL 430 : : 431 : : struct bnxt_ring_mem_info { 432 : : int nr_pages; 433 : : int page_size; 434 : : uint32_t flags; 435 : : #define BNXT_RMEM_VALID_PTE_FLAG 1 436 : : #define BNXT_RMEM_RING_PTE_FLAG 2 437 : : 438 : : void **pg_arr; 439 : : rte_iova_t *dma_arr; 440 : : const struct rte_memzone *mz; 441 : : 442 : : uint64_t *pg_tbl; 443 : : rte_iova_t pg_tbl_map; 444 : : const struct rte_memzone *pg_tbl_mz; 445 : : 446 : : int vmem_size; 447 : : void **vmem; 448 : : }; 449 : : 450 : : struct bnxt_ctx_pg_info { 451 : : uint32_t entries; 452 : : void *ctx_pg_arr[MAX_CTX_PAGES]; 453 : : rte_iova_t ctx_dma_arr[MAX_CTX_PAGES]; 454 : : struct bnxt_ring_mem_info ring_mem; 455 : : }; 456 : : 457 : : struct bnxt_ctx_mem_info { 458 : : uint32_t qp_max_entries; 459 : : uint16_t qp_min_qp1_entries; 460 : : uint16_t qp_max_l2_entries; 461 : : uint16_t qp_entry_size; 462 : : uint16_t srq_max_l2_entries; 463 : : uint32_t srq_max_entries; 464 : : uint16_t srq_entry_size; 465 : : uint16_t cq_max_l2_entries; 466 : : uint32_t cq_max_entries; 467 : : uint16_t cq_entry_size; 468 : : uint16_t vnic_max_vnic_entries; 469 : : uint16_t vnic_max_ring_table_entries; 470 : : uint16_t vnic_entry_size; 471 : : uint32_t stat_max_entries; 472 : : uint16_t stat_entry_size; 473 : : uint16_t tqm_entry_size; 474 : : uint32_t tqm_min_entries_per_ring; 475 : : uint32_t tqm_max_entries_per_ring; 476 : : uint32_t mrav_max_entries; 477 : : uint16_t mrav_entry_size; 478 : : uint16_t tim_entry_size; 479 : : uint32_t tim_max_entries; 480 : : uint8_t tqm_entries_multiple; 481 : : uint8_t tqm_fp_rings_count; 482 : : 483 : : uint32_t flags; 484 : : #define BNXT_CTX_FLAG_INITED 0x01 485 : : 486 : : struct bnxt_ctx_pg_info qp_mem; 487 : : struct bnxt_ctx_pg_info srq_mem; 488 : : struct bnxt_ctx_pg_info cq_mem; 489 : : struct bnxt_ctx_pg_info vnic_mem; 490 : : struct bnxt_ctx_pg_info stat_mem; 491 : : struct bnxt_ctx_pg_info *tqm_mem[BNXT_MAX_TQM_RINGS]; 492 : : }; 493 : : 494 : : struct bnxt_ctx_mem_buf_info { 495 : : void *va; 496 : : rte_iova_t dma; 497 : : uint16_t ctx_id; 498 : : size_t size; 499 : : }; 500 : : 501 : : /* Maximum Firmware Reset bail out value in milliseconds */ 502 : : #define BNXT_MAX_FW_RESET_TIMEOUT 6000 503 : : /* Minimum time required for the firmware readiness in milliseconds */ 504 : : #define BNXT_MIN_FW_READY_TIMEOUT 2000 505 : : /* Frequency for the firmware readiness check in milliseconds */ 506 : : #define BNXT_FW_READY_WAIT_INTERVAL 100 507 : : 508 : : #define US_PER_MS 1000 509 : : #define NS_PER_US 1000 510 : : 511 : : struct bnxt_error_recovery_info { 512 : : /* All units in milliseconds */ 513 : : uint32_t driver_polling_freq; 514 : : uint32_t primary_func_wait_period; 515 : : uint32_t normal_func_wait_period; 516 : : uint32_t primary_func_wait_period_after_reset; 517 : : uint32_t max_bailout_time_after_reset; 518 : : #define BNXT_FW_STATUS_REG 0 519 : : #define BNXT_FW_HEARTBEAT_CNT_REG 1 520 : : #define BNXT_FW_RECOVERY_CNT_REG 2 521 : : #define BNXT_FW_RESET_INPROG_REG 3 522 : : #define BNXT_FW_STATUS_REG_CNT 4 523 : : uint32_t status_regs[BNXT_FW_STATUS_REG_CNT]; 524 : : uint32_t mapped_status_regs[BNXT_FW_STATUS_REG_CNT]; 525 : : uint32_t reset_inprogress_reg_mask; 526 : : #define BNXT_NUM_RESET_REG 16 527 : : uint8_t reg_array_cnt; 528 : : uint32_t reset_reg[BNXT_NUM_RESET_REG]; 529 : : uint32_t reset_reg_val[BNXT_NUM_RESET_REG]; 530 : : uint8_t delay_after_reset[BNXT_NUM_RESET_REG]; 531 : : #define BNXT_FLAG_ERROR_RECOVERY_HOST BIT(0) 532 : : #define BNXT_FLAG_ERROR_RECOVERY_CO_CPU BIT(1) 533 : : #define BNXT_FLAG_PRIMARY_FUNC BIT(2) 534 : : #define BNXT_FLAG_RECOVERY_ENABLED BIT(3) 535 : : uint32_t flags; 536 : : 537 : : uint32_t last_heart_beat; 538 : : uint32_t last_reset_counter; 539 : : }; 540 : : 541 : : /* Frequency for the FUNC_DRV_IF_CHANGE retry in milliseconds */ 542 : : #define BNXT_IF_CHANGE_RETRY_INTERVAL 50 543 : : /* Maximum retry count for FUNC_DRV_IF_CHANGE */ 544 : : #define BNXT_IF_CHANGE_RETRY_COUNT 40 545 : : 546 : : struct bnxt_mark_info { 547 : : uint32_t mark_id; 548 : : bool valid; 549 : : }; 550 : : 551 : : struct bnxt_rep_info { 552 : : struct rte_eth_dev *vfr_eth_dev; 553 : : pthread_mutex_t vfr_lock; 554 : : pthread_mutex_t vfr_start_lock; 555 : : bool conduit_valid; 556 : : }; 557 : : 558 : : /* address space location of register */ 559 : : #define BNXT_FW_STATUS_REG_TYPE_MASK 3 560 : : /* register is located in PCIe config space */ 561 : : #define BNXT_FW_STATUS_REG_TYPE_CFG 0 562 : : /* register is located in GRC address space */ 563 : : #define BNXT_FW_STATUS_REG_TYPE_GRC 1 564 : : /* register is located in BAR0 */ 565 : : #define BNXT_FW_STATUS_REG_TYPE_BAR0 2 566 : : /* register is located in BAR1 */ 567 : : #define BNXT_FW_STATUS_REG_TYPE_BAR1 3 568 : : 569 : : #define BNXT_FW_STATUS_REG_TYPE(reg) ((reg) & BNXT_FW_STATUS_REG_TYPE_MASK) 570 : : #define BNXT_FW_STATUS_REG_OFF(reg) ((reg) & ~BNXT_FW_STATUS_REG_TYPE_MASK) 571 : : 572 : : #define BNXT_GRCP_WINDOW_2_BASE 0x2000 573 : : #define BNXT_GRCP_WINDOW_3_BASE 0x3000 574 : : 575 : : #define BNXT_GRCP_BASE_MASK 0xfffff000 576 : : #define BNXT_GRCP_OFFSET_MASK 0x00000ffc 577 : : 578 : : #define BNXT_FW_STATUS_HEALTHY 0x8000 579 : : #define BNXT_FW_STATUS_SHUTDOWN 0x100000 580 : : 581 : : #define BNXT_ETH_RSS_SUPPORT ( \ 582 : : RTE_ETH_RSS_IPV4 | \ 583 : : RTE_ETH_RSS_NONFRAG_IPV4_TCP | \ 584 : : RTE_ETH_RSS_NONFRAG_IPV4_UDP | \ 585 : : RTE_ETH_RSS_IPV6 | \ 586 : : RTE_ETH_RSS_NONFRAG_IPV6_TCP | \ 587 : : RTE_ETH_RSS_NONFRAG_IPV6_UDP | \ 588 : : RTE_ETH_RSS_LEVEL_MASK) 589 : : 590 : : #define BNXT_HWRM_SHORT_REQ_LEN sizeof(struct hwrm_short_input) 591 : : 592 : : struct bnxt_flow_stat_info { 593 : : uint16_t max_fc; 594 : : uint16_t flow_count; 595 : : struct bnxt_ctx_mem_buf_info rx_fc_in_tbl; 596 : : struct bnxt_ctx_mem_buf_info rx_fc_out_tbl; 597 : : struct bnxt_ctx_mem_buf_info tx_fc_in_tbl; 598 : : struct bnxt_ctx_mem_buf_info tx_fc_out_tbl; 599 : : }; 600 : : 601 : : struct bnxt_ring_stats { 602 : : /* Number of transmitted unicast packets */ 603 : : uint64_t tx_ucast_pkts; 604 : : /* Number of transmitted multicast packets */ 605 : : uint64_t tx_mcast_pkts; 606 : : /* Number of transmitted broadcast packets */ 607 : : uint64_t tx_bcast_pkts; 608 : : /* Number of packets discarded in transmit path */ 609 : : uint64_t tx_discard_pkts; 610 : : /* Number of packets in transmit path with error */ 611 : : uint64_t tx_error_pkts; 612 : : /* Number of transmitted bytes for unicast traffic */ 613 : : uint64_t tx_ucast_bytes; 614 : : /* Number of transmitted bytes for multicast traffic */ 615 : : uint64_t tx_mcast_bytes; 616 : : /* Number of transmitted bytes for broadcast traffic */ 617 : : uint64_t tx_bcast_bytes; 618 : : /* Number of received unicast packets */ 619 : : uint64_t rx_ucast_pkts; 620 : : /* Number of received multicast packets */ 621 : : uint64_t rx_mcast_pkts; 622 : : /* Number of received broadcast packets */ 623 : : uint64_t rx_bcast_pkts; 624 : : /* Number of packets discarded in receive path */ 625 : : uint64_t rx_discard_pkts; 626 : : /* Number of packets in receive path with errors */ 627 : : uint64_t rx_error_pkts; 628 : : /* Number of received bytes for unicast traffic */ 629 : : uint64_t rx_ucast_bytes; 630 : : /* Number of received bytes for multicast traffic */ 631 : : uint64_t rx_mcast_bytes; 632 : : /* Number of received bytes for broadcast traffic */ 633 : : uint64_t rx_bcast_bytes; 634 : : /* Number of aggregated unicast packets */ 635 : : uint64_t rx_agg_pkts; 636 : : /* Number of aggregated unicast bytes */ 637 : : uint64_t rx_agg_bytes; 638 : : /* Number of aggregation events */ 639 : : uint64_t rx_agg_events; 640 : : /* Number of aborted aggregations */ 641 : : uint64_t rx_agg_aborts; 642 : : }; 643 : : 644 : : enum bnxt_session_type { 645 : : BNXT_SESSION_TYPE_REGULAR = 0, 646 : : BNXT_SESSION_TYPE_SHARED_COMMON, 647 : : BNXT_SESSION_TYPE_SHARED_WC, 648 : : BNXT_SESSION_TYPE_LAST 649 : : }; 650 : : 651 : : struct bnxt { 652 : : void *bar0; 653 : : 654 : : struct rte_eth_dev *eth_dev; 655 : : struct rte_pci_device *pdev; 656 : : void *doorbell_base; 657 : : int legacy_db_size; 658 : : 659 : : uint32_t flags; 660 : : #define BNXT_FLAG_REGISTERED BIT(0) 661 : : #define BNXT_FLAG_VF BIT(1) 662 : : #define BNXT_FLAG_PORT_STATS BIT(2) 663 : : #define BNXT_FLAG_JUMBO BIT(3) 664 : : #define BNXT_FLAG_SHORT_CMD BIT(4) 665 : : #define BNXT_FLAG_PTP_SUPPORTED BIT(6) 666 : : #define BNXT_FLAG_MULTI_HOST BIT(7) 667 : : #define BNXT_FLAG_EXT_RX_PORT_STATS BIT(8) 668 : : #define BNXT_FLAG_EXT_TX_PORT_STATS BIT(9) 669 : : #define BNXT_FLAG_KONG_MB_EN BIT(10) 670 : : #define BNXT_FLAG_TRUSTED_VF_EN BIT(11) 671 : : #define BNXT_FLAG_DFLT_VNIC_SET BIT(12) 672 : : #define BNXT_FLAG_CHIP_P5 BIT(13) 673 : : #define BNXT_FLAG_STINGRAY BIT(14) 674 : : #define BNXT_FLAG_FW_RESET BIT(15) 675 : : #define BNXT_FLAG_FATAL_ERROR BIT(16) 676 : : #define BNXT_FLAG_IF_CHANGE_HOT_FW_RESET_DONE BIT(17) 677 : : #define BNXT_FLAG_FW_HEALTH_CHECK_SCHEDULED BIT(18) 678 : : #define BNXT_FLAG_EXT_STATS_SUPPORTED BIT(19) 679 : : #define BNXT_FLAG_NEW_RM BIT(20) 680 : : #define BNXT_FLAG_NPAR_PF BIT(21) 681 : : #define BNXT_FLAG_FW_CAP_ONE_STEP_TX_TS BIT(22) 682 : : #define BNXT_FLAG_FC_THREAD BIT(23) 683 : : #define BNXT_FLAG_RX_VECTOR_PKT_MODE BIT(24) 684 : : #define BNXT_FLAG_FLOW_XSTATS_EN BIT(25) 685 : : #define BNXT_FLAG_DFLT_MAC_SET BIT(26) 686 : : #define BNXT_FLAG_GFID_ENABLE BIT(27) 687 : : #define BNXT_PF(bp) (!((bp)->flags & BNXT_FLAG_VF)) 688 : : #define BNXT_VF(bp) ((bp)->flags & BNXT_FLAG_VF) 689 : : #define BNXT_NPAR(bp) ((bp)->flags & BNXT_FLAG_NPAR_PF) 690 : : #define BNXT_MH(bp) ((bp)->flags & BNXT_FLAG_MULTI_HOST) 691 : : #define BNXT_SINGLE_PF(bp) (BNXT_PF(bp) && !BNXT_NPAR(bp) && !BNXT_MH(bp)) 692 : : #define BNXT_USE_CHIMP_MB 0 //For non-CFA commands, everything uses Chimp. 693 : : #define BNXT_USE_KONG(bp) ((bp)->flags & BNXT_FLAG_KONG_MB_EN) 694 : : #define BNXT_VF_IS_TRUSTED(bp) ((bp)->flags & BNXT_FLAG_TRUSTED_VF_EN) 695 : : #define BNXT_CHIP_P5(bp) ((bp)->flags & BNXT_FLAG_CHIP_P5) 696 : : #define BNXT_STINGRAY(bp) ((bp)->flags & BNXT_FLAG_STINGRAY) 697 : : #define BNXT_HAS_NQ(bp) BNXT_CHIP_P5(bp) 698 : : #define BNXT_HAS_RING_GRPS(bp) (!BNXT_CHIP_P5(bp)) 699 : : #define BNXT_FLOW_XSTATS_EN(bp) ((bp)->flags & BNXT_FLAG_FLOW_XSTATS_EN) 700 : : #define BNXT_HAS_DFLT_MAC_SET(bp) ((bp)->flags & BNXT_FLAG_DFLT_MAC_SET) 701 : : #define BNXT_GFID_ENABLED(bp) ((bp)->flags & BNXT_FLAG_GFID_ENABLE) 702 : : 703 : : uint32_t flags2; 704 : : #define BNXT_FLAGS2_PTP_TIMESYNC_ENABLED BIT(0) 705 : : #define BNXT_FLAGS2_PTP_ALARM_SCHEDULED BIT(1) 706 : : #define BNXT_P5_PTP_TIMESYNC_ENABLED(bp) \ 707 : : ((bp)->flags2 & BNXT_FLAGS2_PTP_TIMESYNC_ENABLED) 708 : : #define BNXT_FLAGS2_TESTPMD_EN BIT(3) 709 : : #define BNXT_TESTPMD_EN(bp) \ 710 : : ((bp)->flags2 & BNXT_FLAGS2_TESTPMD_EN) 711 : : 712 : : uint16_t chip_num; 713 : : #define CHIP_NUM_58818 0xd818 714 : : #define BNXT_CHIP_SR2(bp) ((bp)->chip_num == CHIP_NUM_58818) 715 : : #define BNXT_FLAGS2_MULTIROOT_EN BIT(4) 716 : : #define BNXT_MULTIROOT_EN(bp) \ 717 : : ((bp)->flags2 & BNXT_FLAGS2_MULTIROOT_EN) 718 : : 719 : : uint32_t fw_cap; 720 : : #define BNXT_FW_CAP_HOT_RESET BIT(0) 721 : : #define BNXT_FW_CAP_IF_CHANGE BIT(1) 722 : : #define BNXT_FW_CAP_ERROR_RECOVERY BIT(2) 723 : : #define BNXT_FW_CAP_ERR_RECOVER_RELOAD BIT(3) 724 : : #define BNXT_FW_CAP_HCOMM_FW_STATUS BIT(4) 725 : : #define BNXT_FW_CAP_ADV_FLOW_MGMT BIT(5) 726 : : #define BNXT_FW_CAP_ADV_FLOW_COUNTERS BIT(6) 727 : : #define BNXT_FW_CAP_LINK_ADMIN BIT(7) 728 : : #define BNXT_FW_CAP_TRUFLOW_EN BIT(8) 729 : : #define BNXT_FW_CAP_VLAN_TX_INSERT BIT(9) 730 : : #define BNXT_FW_CAP_RX_ALL_PKT_TS BIT(10) 731 : : #define BNXT_TRUFLOW_EN(bp) ((bp)->fw_cap & BNXT_FW_CAP_TRUFLOW_EN &&\ 732 : : (bp)->app_id != 0xFF) 733 : : 734 : : pthread_mutex_t flow_lock; 735 : : 736 : : uint32_t vnic_cap_flags; 737 : : #define BNXT_VNIC_CAP_COS_CLASSIFY BIT(0) 738 : : #define BNXT_VNIC_CAP_OUTER_RSS BIT(1) 739 : : #define BNXT_VNIC_CAP_RX_CMPL_V2 BIT(2) 740 : : #define BNXT_VNIC_CAP_VLAN_RX_STRIP BIT(3) 741 : : #define BNXT_RX_VLAN_STRIP_EN(bp) ((bp)->vnic_cap_flags & BNXT_VNIC_CAP_VLAN_RX_STRIP) 742 : : #define BNXT_VNIC_CAP_OUTER_RSS_TRUSTED_VF BIT(4) 743 : : unsigned int rx_nr_rings; 744 : : unsigned int rx_cp_nr_rings; 745 : : unsigned int rx_num_qs_per_vnic; 746 : : struct bnxt_rx_queue **rx_queues; 747 : : const void *rx_mem_zone; 748 : : struct rx_port_stats *hw_rx_port_stats; 749 : : rte_iova_t hw_rx_port_stats_map; 750 : : struct rx_port_stats_ext *hw_rx_port_stats_ext; 751 : : rte_iova_t hw_rx_port_stats_ext_map; 752 : : uint16_t fw_rx_port_stats_ext_size; 753 : : 754 : : unsigned int tx_nr_rings; 755 : : unsigned int tx_cp_nr_rings; 756 : : struct bnxt_tx_queue **tx_queues; 757 : : const void *tx_mem_zone; 758 : : struct tx_port_stats *hw_tx_port_stats; 759 : : rte_iova_t hw_tx_port_stats_map; 760 : : struct tx_port_stats_ext *hw_tx_port_stats_ext; 761 : : rte_iova_t hw_tx_port_stats_ext_map; 762 : : uint16_t fw_tx_port_stats_ext_size; 763 : : 764 : : /* Default completion ring */ 765 : : struct bnxt_cp_ring_info *async_cp_ring; 766 : : struct bnxt_cp_ring_info *rxtx_nq_ring; 767 : : uint32_t max_ring_grps; 768 : : struct bnxt_ring_grp_info *grp_info; 769 : : 770 : : uint16_t nr_vnics; 771 : : 772 : : struct bnxt_vnic_info *vnic_info; 773 : : STAILQ_HEAD(, bnxt_vnic_info) free_vnic_list; 774 : : 775 : : struct bnxt_filter_info *filter_info; 776 : : STAILQ_HEAD(, bnxt_filter_info) free_filter_list; 777 : : 778 : : struct bnxt_irq *irq_tbl; 779 : : 780 : : uint8_t mac_addr[RTE_ETHER_ADDR_LEN]; 781 : : 782 : : uint16_t chimp_cmd_seq; 783 : : uint16_t kong_cmd_seq; 784 : : void *hwrm_cmd_resp_addr; 785 : : rte_iova_t hwrm_cmd_resp_dma_addr; 786 : : void *hwrm_short_cmd_req_addr; 787 : : rte_iova_t hwrm_short_cmd_req_dma_addr; 788 : : rte_spinlock_t hwrm_lock; 789 : : /* synchronize between dev_configure_op and int handler */ 790 : : pthread_mutex_t def_cp_lock; 791 : : /* synchronize between dev_start_op and async evt handler 792 : : * Locking sequence in async evt handler will be 793 : : * def_cp_lock 794 : : * health_check_lock 795 : : */ 796 : : pthread_mutex_t health_check_lock; 797 : : /* synchronize between dev_stop/dev_close_op and 798 : : * error recovery thread triggered as part of 799 : : * HWRM_ASYNC_EVENT_CMPL_EVENT_ID_RESET_NOTIFY 800 : : */ 801 : : pthread_mutex_t err_recovery_lock; 802 : : uint16_t max_req_len; 803 : : uint16_t max_resp_len; 804 : : uint16_t hwrm_max_ext_req_len; 805 : : 806 : : /* default command timeout value of 500ms */ 807 : : #define DFLT_HWRM_CMD_TIMEOUT 500000 808 : : /* short command timeout value of 50ms */ 809 : : #define SHORT_HWRM_CMD_TIMEOUT 50000 810 : : /* default HWRM request timeout value */ 811 : : uint32_t hwrm_cmd_timeout; 812 : : 813 : : struct bnxt_link_info *link_info; 814 : : struct bnxt_cos_queue_info *rx_cos_queue; 815 : : struct bnxt_cos_queue_info *tx_cos_queue; 816 : : uint8_t tx_cosq_id[BNXT_COS_QUEUE_COUNT]; 817 : : uint8_t rx_cosq_cnt; 818 : : uint8_t max_tc; 819 : : uint8_t max_lltc; 820 : : uint8_t max_q; 821 : : 822 : : uint16_t fw_fid; 823 : : uint16_t max_rsscos_ctx; 824 : : uint16_t max_cp_rings; 825 : : uint16_t max_tx_rings; 826 : : uint16_t max_rx_rings; 827 : : #define MAX_STINGRAY_RINGS 236U 828 : : #define BNXT_MAX_VF_REP_RINGS 8U 829 : : 830 : : uint16_t max_nq_rings; 831 : : uint16_t max_l2_ctx; 832 : : uint16_t max_rx_em_flows; 833 : : uint16_t max_vnics; 834 : : #define BNXT_MAX_VNICS_COS_CLASSIFY 8 835 : : uint16_t max_stat_ctx; 836 : : uint16_t max_tpa_v2; 837 : : uint16_t first_vf_id; 838 : : uint16_t vlan; 839 : : #define BNXT_OUTER_TPID_MASK 0x0000ffff 840 : : #define BNXT_OUTER_TPID_BD_MASK 0xffff0000 841 : : #define BNXT_OUTER_TPID_BD_SHFT 16 842 : : uint32_t outer_tpid_bd; 843 : : struct bnxt_pf_info *pf; 844 : : struct bnxt_parent_info *parent; 845 : : uint8_t port_cnt; 846 : : uint8_t vxlan_port_cnt; 847 : : uint8_t geneve_port_cnt; 848 : : uint8_t ecpri_port_cnt; 849 : : uint16_t vxlan_port; 850 : : uint16_t geneve_port; 851 : : uint16_t ecpri_port; 852 : : uint16_t vxlan_fw_dst_port_id; 853 : : uint16_t geneve_fw_dst_port_id; 854 : : uint16_t ecpri_fw_dst_port_id; 855 : : uint16_t ecpri_upar_in_use; 856 : : uint32_t fw_ver; 857 : : uint32_t hwrm_spec_code; 858 : : 859 : : struct bnxt_led_info *leds; 860 : : uint8_t ieee_1588; 861 : : struct bnxt_ptp_cfg *ptp_cfg; 862 : : uint8_t ptp_all_rx_tstamp; 863 : : uint16_t vf_resv_strategy; 864 : : struct bnxt_ctx_mem_info *ctx; 865 : : 866 : : uint16_t fw_reset_min_msecs; 867 : : uint16_t fw_reset_max_msecs; 868 : : uint16_t switch_domain_id; 869 : : uint16_t num_reps; 870 : : struct bnxt_rep_info *rep_info; 871 : : uint16_t *cfa_code_map; 872 : : /* Device Serial Number */ 873 : : uint8_t dsn[BNXT_DEVICE_SERIAL_NUM_SIZE]; 874 : : /* Struct to hold adapter error recovery related info */ 875 : : struct bnxt_error_recovery_info *recovery_info; 876 : : #define BNXT_MARK_TABLE_SZ (sizeof(struct bnxt_mark_info) * 64 * 1024) 877 : : /* TCAM and EM should be 16-bit only. Other modes not supported. */ 878 : : #define BNXT_FLOW_ID_MASK 0x0000ffff 879 : : struct bnxt_mark_info *mark_table; 880 : : 881 : : #define BNXT_SVIF_INVALID 0xFFFF 882 : : uint16_t func_svif; 883 : : uint16_t port_svif; 884 : : 885 : : struct tf tfp[BNXT_SESSION_TYPE_LAST]; 886 : : struct bnxt_ulp_context *ulp_ctx; 887 : : struct bnxt_flow_stat_info *flow_stat; 888 : : uint16_t max_num_kflows; 889 : : uint8_t app_id; 890 : : uint16_t tx_cfa_action; 891 : : struct bnxt_ring_stats *prev_rx_ring_stats; 892 : : struct bnxt_ring_stats *prev_tx_ring_stats; 893 : : struct bnxt_vnic_queue_db vnic_queue_db; 894 : : 895 : : #define BNXT_MAX_MC_ADDRS ((bp)->max_mcast_addr) 896 : : struct rte_ether_addr *mcast_addr_list; 897 : : rte_iova_t mc_list_dma_addr; 898 : : uint32_t nb_mc_addr; 899 : : uint32_t max_mcast_addr; /* maximum number of mcast filters supported */ 900 : : 901 : : struct rte_eth_rss_conf rss_conf; /* RSS configuration. */ 902 : : uint16_t tunnel_disable_flag; /* tunnel stateless offloads status */ 903 : : }; 904 : : 905 : : static 906 : 0 : inline uint16_t bnxt_max_rings(struct bnxt *bp) 907 : : { 908 : 0 : uint16_t max_tx_rings = bp->max_tx_rings; 909 : 0 : uint16_t max_rx_rings = bp->max_rx_rings; 910 : 0 : uint16_t max_cp_rings = bp->max_cp_rings; 911 : : uint16_t max_rings; 912 : : 913 : : /* For the sake of symmetry: 914 : : * max Tx rings == max Rx rings, one stat ctx for each. 915 : : */ 916 [ # # ]: 0 : if (BNXT_STINGRAY(bp)) { 917 : 0 : max_rx_rings = RTE_MIN(RTE_MIN(max_rx_rings / 2U, 918 : : MAX_STINGRAY_RINGS), 919 : : bp->max_stat_ctx / 2U); 920 : : } else { 921 : 0 : max_rx_rings = RTE_MIN(max_rx_rings / 2U, 922 : : bp->max_stat_ctx / 2U); 923 : : } 924 : : 925 : : /* 926 : : * RSS table size in P5 is 512. 927 : : * Cap max Rx rings to the same value for RSS. 928 : : */ 929 [ # # ]: 0 : if (BNXT_CHIP_P5(bp)) 930 : 0 : max_rx_rings = RTE_MIN(max_rx_rings, BNXT_RSS_TBL_SIZE_P5); 931 : : 932 : 0 : max_tx_rings = RTE_MIN(max_tx_rings, max_rx_rings); 933 [ # # ]: 0 : if (max_cp_rings > BNXT_NUM_ASYNC_CPR(bp)) 934 : 0 : max_cp_rings -= BNXT_NUM_ASYNC_CPR(bp); 935 : 0 : max_rings = RTE_MIN(max_cp_rings / 2U, max_tx_rings); 936 : : 937 : 0 : return max_rings; 938 : : } 939 : : 940 : : #define BNXT_FC_TIMER 1 /* Timer freq in Sec Flow Counters */ 941 : : 942 : : /** 943 : : * Structure to store private data for each VF representor instance 944 : : */ 945 : : struct bnxt_representor { 946 : : uint16_t switch_domain_id; 947 : : uint16_t vf_id; 948 : : #define BNXT_REP_IS_PF BIT(0) 949 : : #define BNXT_REP_Q_R2F_VALID BIT(1) 950 : : #define BNXT_REP_Q_F2R_VALID BIT(2) 951 : : #define BNXT_REP_FC_R2F_VALID BIT(3) 952 : : #define BNXT_REP_FC_F2R_VALID BIT(4) 953 : : #define BNXT_REP_BASED_PF_VALID BIT(5) 954 : : uint32_t flags; 955 : : uint16_t fw_fid; 956 : : #define BNXT_DFLT_VNIC_ID_INVALID 0xFFFF 957 : : uint16_t dflt_vnic_id; 958 : : uint16_t svif; 959 : : uint16_t vfr_tx_cfa_action; 960 : : uint8_t parent_pf_idx; /* Logical PF index */ 961 : : uint32_t dpdk_port_id; 962 : : uint32_t rep_based_pf; 963 : : uint8_t rep_q_r2f; 964 : : uint8_t rep_q_f2r; 965 : : uint8_t rep_fc_r2f; 966 : : uint8_t rep_fc_f2r; 967 : : /* Private data store of associated PF/Trusted VF */ 968 : : struct rte_eth_dev *parent_dev; 969 : : uint8_t mac_addr[RTE_ETHER_ADDR_LEN]; 970 : : uint8_t dflt_mac_addr[RTE_ETHER_ADDR_LEN]; 971 : : struct bnxt_rx_queue **rx_queues; 972 : : unsigned int rx_nr_rings; 973 : : unsigned int tx_nr_rings; 974 : : uint64_t tx_pkts[BNXT_MAX_VF_REP_RINGS]; 975 : : uint64_t tx_bytes[BNXT_MAX_VF_REP_RINGS]; 976 : : uint64_t rx_pkts[BNXT_MAX_VF_REP_RINGS]; 977 : : uint64_t rx_bytes[BNXT_MAX_VF_REP_RINGS]; 978 : : uint64_t rx_drop_pkts[BNXT_MAX_VF_REP_RINGS]; 979 : : uint64_t rx_drop_bytes[BNXT_MAX_VF_REP_RINGS]; 980 : : }; 981 : : 982 : : #define BNXT_REP_PF(vfr_bp) ((vfr_bp)->flags & BNXT_REP_IS_PF) 983 : : #define BNXT_REP_BASED_PF(vfr_bp) \ 984 : : ((vfr_bp)->flags & BNXT_REP_BASED_PF_VALID) 985 : : 986 : : struct bnxt_vf_rep_tx_queue { 987 : : struct bnxt_tx_queue *txq; 988 : : struct bnxt_representor *bp; 989 : : }; 990 : : 991 : : #define I2C_DEV_ADDR_A0 0xa0 992 : : #define I2C_DEV_ADDR_A2 0xa2 993 : : #define SFF_DIAG_SUPPORT_OFFSET 0x5c 994 : : #define SFF_MODULE_ID_SFP 0x3 995 : : #define SFF_MODULE_ID_QSFP 0xc 996 : : #define SFF_MODULE_ID_QSFP_PLUS 0xd 997 : : #define SFF_MODULE_ID_QSFP28 0x11 998 : : #define SFF8636_FLATMEM_OFFSET 0x2 999 : : #define SFF8636_FLATMEM_MASK 0x4 1000 : : #define SFF8636_OPT_PAGES_OFFSET 0xc3 1001 : : #define SFF8636_PAGE1_MASK 0x40 1002 : : #define SFF8636_PAGE2_MASK 0x80 1003 : : #define BNXT_MAX_PHY_I2C_RESP_SIZE 64 1004 : : 1005 : : int bnxt_mtu_set_op(struct rte_eth_dev *eth_dev, uint16_t new_mtu); 1006 : : int bnxt_link_update(struct rte_eth_dev *eth_dev, int wait_to_complete, 1007 : : bool exp_link_status); 1008 : : int bnxt_rcv_msg_from_vf(struct bnxt *bp, uint16_t vf_id, void *msg); 1009 : : int is_bnxt_in_error(struct bnxt *bp); 1010 : : 1011 : : int bnxt_map_fw_health_status_regs(struct bnxt *bp); 1012 : : uint32_t bnxt_read_fw_status_reg(struct bnxt *bp, uint32_t index); 1013 : : void bnxt_schedule_fw_health_check(struct bnxt *bp); 1014 : : 1015 : : bool is_bnxt_supported(struct rte_eth_dev *dev); 1016 : : bool bnxt_stratus_device(struct bnxt *bp); 1017 : : void bnxt_print_link_info(struct rte_eth_dev *eth_dev); 1018 : : uint16_t bnxt_rss_ctxts(const struct bnxt *bp); 1019 : : uint16_t bnxt_rss_hash_tbl_size(const struct bnxt *bp); 1020 : : int bnxt_link_update_op(struct rte_eth_dev *eth_dev, 1021 : : int wait_to_complete); 1022 : : int 1023 : : bnxt_udp_tunnel_port_del_op(struct rte_eth_dev *eth_dev, 1024 : : struct rte_eth_udp_tunnel *udp_tunnel); 1025 : : int 1026 : : bnxt_udp_tunnel_port_add_op(struct rte_eth_dev *eth_dev, 1027 : : struct rte_eth_udp_tunnel *udp_tunnel); 1028 : : 1029 : : extern const struct rte_flow_ops bnxt_flow_ops; 1030 : : extern const struct rte_flow_ops bnxt_flow_meter_ops; 1031 : : 1032 : : #define bnxt_acquire_flow_lock(bp) \ 1033 : : pthread_mutex_lock(&(bp)->flow_lock) 1034 : : 1035 : : #define bnxt_release_flow_lock(bp) \ 1036 : : pthread_mutex_unlock(&(bp)->flow_lock) 1037 : : 1038 : : #define BNXT_VALID_VNIC_OR_RET(bp, vnic_id) do { \ 1039 : : if ((vnic_id) >= (bp)->max_vnics) { \ 1040 : : rte_flow_error_set(error, \ 1041 : : EINVAL, \ 1042 : : RTE_FLOW_ERROR_TYPE_ATTR_GROUP, \ 1043 : : NULL, \ 1044 : : "Group id is invalid!"); \ 1045 : : rc = -rte_errno; \ 1046 : : goto ret; \ 1047 : : } \ 1048 : : } while (0) 1049 : : 1050 : : #define BNXT_ETH_DEV_IS_REPRESENTOR(eth_dev) \ 1051 : : ((eth_dev)->data->dev_flags & RTE_ETH_DEV_REPRESENTOR) 1052 : : 1053 : : extern int bnxt_logtype_driver; 1054 : : #define RTE_LOGTYPE_BNXT bnxt_logtype_driver 1055 : : #define PMD_DRV_LOG_RAW(level, fmt, args...) \ 1056 : : rte_log(RTE_LOG_ ## level, bnxt_logtype_driver, "%s(): " fmt, \ 1057 : : __func__, ## args) 1058 : : 1059 : : #define PMD_DRV_LOG(level, fmt, args...) \ 1060 : : PMD_DRV_LOG_RAW(level, fmt, ## args) 1061 : : 1062 : : extern const struct rte_flow_ops bnxt_ulp_rte_flow_ops; 1063 : : int32_t bnxt_ulp_port_init(struct bnxt *bp); 1064 : : void bnxt_ulp_port_deinit(struct bnxt *bp); 1065 : : int32_t bnxt_ulp_create_df_rules(struct bnxt *bp); 1066 : : void bnxt_ulp_destroy_df_rules(struct bnxt *bp, bool global); 1067 : : int32_t 1068 : : bnxt_ulp_create_vfr_default_rules(struct rte_eth_dev *vfr_ethdev); 1069 : : int32_t 1070 : : bnxt_ulp_delete_vfr_default_rules(struct bnxt_representor *vfr); 1071 : : int bnxt_rep_dev_start_op(struct rte_eth_dev *eth_dev); 1072 : : 1073 : : void bnxt_cancel_fc_thread(struct bnxt *bp); 1074 : : void bnxt_flow_cnt_alarm_cb(void *arg); 1075 : : int bnxt_flow_stats_req(struct bnxt *bp); 1076 : : int bnxt_flow_stats_cnt(struct bnxt *bp); 1077 : : uint32_t bnxt_get_speed_capabilities(struct bnxt *bp); 1078 : : int bnxt_flow_ops_get_op(struct rte_eth_dev *dev, 1079 : : const struct rte_flow_ops **ops); 1080 : : int bnxt_dev_start_op(struct rte_eth_dev *eth_dev); 1081 : : int bnxt_dev_stop_op(struct rte_eth_dev *eth_dev); 1082 : : void bnxt_handle_vf_cfg_change(void *arg); 1083 : : int bnxt_flow_meter_ops_get(struct rte_eth_dev *eth_dev, void *arg); 1084 : : struct bnxt_vnic_info *bnxt_get_default_vnic(struct bnxt *bp); 1085 : : struct tf *bnxt_get_tfp_session(struct bnxt *bp, enum bnxt_session_type type); 1086 : : #endif