Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(c) 2019 Intel Corporation
3 : : */
4 : :
5 : : #ifndef _ICE_RXTX_COMMON_AVX_H_
6 : : #define _ICE_RXTX_COMMON_AVX_H_
7 : :
8 : : #include "ice_rxtx.h"
9 : :
10 : : #ifndef __INTEL_COMPILER
11 : : #pragma GCC diagnostic ignored "-Wcast-qual"
12 : : #endif
13 : :
14 : : #ifdef __AVX2__
15 : : static __rte_always_inline void
16 : : ice_rxq_rearm_common(struct ice_rx_queue *rxq, __rte_unused bool avx512)
17 : : {
18 : : int i;
19 : : uint16_t rx_id;
20 : : volatile union ice_rx_flex_desc *rxdp;
21 : 0 : struct ice_rx_entry *rxep = &rxq->sw_ring[rxq->rxrearm_start];
22 : :
23 : 0 : rxdp = rxq->rx_ring + rxq->rxrearm_start;
24 : :
25 : : /* Pull 'n' more MBUFs into the software ring */
26 [ # # # # : 0 : if (rte_mempool_get_bulk(rxq->mp,
# # # # #
# # # # #
# # # # #
# # # #
# ]
27 : : (void *)rxep,
28 : : ICE_RXQ_REARM_THRESH) < 0) {
29 : 0 : if (rxq->rxrearm_nb + ICE_RXQ_REARM_THRESH >=
30 [ # # # # : 0 : rxq->nb_rx_desc) {
# # # # #
# # # ]
31 : : __m128i dma_addr0;
32 : :
33 : : dma_addr0 = _mm_setzero_si128();
34 [ # # # # : 0 : for (i = 0; i < ICE_DESCS_PER_LOOP; i++) {
# # # # #
# # # ]
35 : 0 : rxep[i].mbuf = &rxq->fake_mbuf;
36 : 0 : _mm_store_si128((__m128i *)&rxdp[i].read,
37 : : dma_addr0);
38 : : }
39 : : }
40 : 0 : rte_eth_devices[rxq->port_id].data->rx_mbuf_alloc_failed +=
41 : : ICE_RXQ_REARM_THRESH;
42 : 0 : return;
43 : : }
44 : :
45 : : #ifndef RTE_LIBRTE_ICE_16BYTE_RX_DESC
46 : : struct rte_mbuf *mb0, *mb1;
47 : : __m128i dma_addr0, dma_addr1;
48 : : __m128i hdr_room = _mm_set_epi64x(RTE_PKTMBUF_HEADROOM,
49 : : RTE_PKTMBUF_HEADROOM);
50 : : /* Initialize the mbufs in vector, process 2 mbufs in one loop */
51 [ # # # # : 0 : for (i = 0; i < ICE_RXQ_REARM_THRESH; i += 2, rxep += 2) {
# # # # #
# # # ]
52 : : __m128i vaddr0, vaddr1;
53 : :
54 : 0 : mb0 = rxep[0].mbuf;
55 : 0 : mb1 = rxep[1].mbuf;
56 : :
57 : : #if RTE_IOVA_IN_MBUF
58 : : /* load buf_addr(lo 64bit) and buf_iova(hi 64bit) */
59 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, buf_iova) !=
60 : : offsetof(struct rte_mbuf, buf_addr) + 8);
61 : : #endif
62 : : vaddr0 = _mm_loadu_si128((__m128i *)&mb0->buf_addr);
63 : : vaddr1 = _mm_loadu_si128((__m128i *)&mb1->buf_addr);
64 : :
65 : : #if RTE_IOVA_IN_MBUF
66 : : /* convert pa to dma_addr hdr/data */
67 : : dma_addr0 = _mm_unpackhi_epi64(vaddr0, vaddr0);
68 : : dma_addr1 = _mm_unpackhi_epi64(vaddr1, vaddr1);
69 : : #else
70 : : /* convert va to dma_addr hdr/data */
71 : : dma_addr0 = _mm_unpacklo_epi64(vaddr0, vaddr0);
72 : : dma_addr1 = _mm_unpacklo_epi64(vaddr1, vaddr1);
73 : : #endif
74 : :
75 : : /* add headroom to pa values */
76 : : dma_addr0 = _mm_add_epi64(dma_addr0, hdr_room);
77 : : dma_addr1 = _mm_add_epi64(dma_addr1, hdr_room);
78 : :
79 : : /* flush desc with pa dma_addr */
80 : : _mm_store_si128((__m128i *)&rxdp++->read, dma_addr0);
81 : 0 : _mm_store_si128((__m128i *)&rxdp++->read, dma_addr1);
82 : : }
83 : : #else
84 : : #ifdef __AVX512VL__
85 : : if (avx512) {
86 : : struct rte_mbuf *mb0, *mb1, *mb2, *mb3;
87 : : struct rte_mbuf *mb4, *mb5, *mb6, *mb7;
88 : : __m512i dma_addr0_3, dma_addr4_7;
89 : : __m512i hdr_room = _mm512_set1_epi64(RTE_PKTMBUF_HEADROOM);
90 : : /* Initialize the mbufs in vector, process 8 mbufs in one loop */
91 : : for (i = 0; i < ICE_RXQ_REARM_THRESH;
92 : : i += 8, rxep += 8, rxdp += 8) {
93 : : __m128i vaddr0, vaddr1, vaddr2, vaddr3;
94 : : __m128i vaddr4, vaddr5, vaddr6, vaddr7;
95 : : __m256i vaddr0_1, vaddr2_3;
96 : : __m256i vaddr4_5, vaddr6_7;
97 : : __m512i vaddr0_3, vaddr4_7;
98 : :
99 : : mb0 = rxep[0].mbuf;
100 : : mb1 = rxep[1].mbuf;
101 : : mb2 = rxep[2].mbuf;
102 : : mb3 = rxep[3].mbuf;
103 : : mb4 = rxep[4].mbuf;
104 : : mb5 = rxep[5].mbuf;
105 : : mb6 = rxep[6].mbuf;
106 : : mb7 = rxep[7].mbuf;
107 : :
108 : : #if RTE_IOVA_IN_MBUF
109 : : /* load buf_addr(lo 64bit) and buf_iova(hi 64bit) */
110 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, buf_iova) !=
111 : : offsetof(struct rte_mbuf, buf_addr) + 8);
112 : : #endif
113 : : vaddr0 = _mm_loadu_si128((__m128i *)&mb0->buf_addr);
114 : : vaddr1 = _mm_loadu_si128((__m128i *)&mb1->buf_addr);
115 : : vaddr2 = _mm_loadu_si128((__m128i *)&mb2->buf_addr);
116 : : vaddr3 = _mm_loadu_si128((__m128i *)&mb3->buf_addr);
117 : : vaddr4 = _mm_loadu_si128((__m128i *)&mb4->buf_addr);
118 : : vaddr5 = _mm_loadu_si128((__m128i *)&mb5->buf_addr);
119 : : vaddr6 = _mm_loadu_si128((__m128i *)&mb6->buf_addr);
120 : : vaddr7 = _mm_loadu_si128((__m128i *)&mb7->buf_addr);
121 : :
122 : : /**
123 : : * merge 0 & 1, by casting 0 to 256-bit and inserting 1
124 : : * into the high lanes. Similarly for 2 & 3, and so on.
125 : : */
126 : : vaddr0_1 =
127 : : _mm256_inserti128_si256(_mm256_castsi128_si256(vaddr0),
128 : : vaddr1, 1);
129 : : vaddr2_3 =
130 : : _mm256_inserti128_si256(_mm256_castsi128_si256(vaddr2),
131 : : vaddr3, 1);
132 : : vaddr4_5 =
133 : : _mm256_inserti128_si256(_mm256_castsi128_si256(vaddr4),
134 : : vaddr5, 1);
135 : : vaddr6_7 =
136 : : _mm256_inserti128_si256(_mm256_castsi128_si256(vaddr6),
137 : : vaddr7, 1);
138 : : vaddr0_3 =
139 : : _mm512_inserti64x4(_mm512_castsi256_si512(vaddr0_1),
140 : : vaddr2_3, 1);
141 : : vaddr4_7 =
142 : : _mm512_inserti64x4(_mm512_castsi256_si512(vaddr4_5),
143 : : vaddr6_7, 1);
144 : :
145 : : #if RTE_IOVA_IN_MBUF
146 : : /* convert pa to dma_addr hdr/data */
147 : : dma_addr0_3 = _mm512_unpackhi_epi64(vaddr0_3, vaddr0_3);
148 : : dma_addr4_7 = _mm512_unpackhi_epi64(vaddr4_7, vaddr4_7);
149 : : #else
150 : : /* convert va to dma_addr hdr/data */
151 : : dma_addr0_3 = _mm512_unpacklo_epi64(vaddr0_3, vaddr0_3);
152 : : dma_addr4_7 = _mm512_unpacklo_epi64(vaddr4_7, vaddr4_7);
153 : : #endif
154 : :
155 : : /* add headroom to pa values */
156 : : dma_addr0_3 = _mm512_add_epi64(dma_addr0_3, hdr_room);
157 : : dma_addr4_7 = _mm512_add_epi64(dma_addr4_7, hdr_room);
158 : :
159 : : /* flush desc with pa dma_addr */
160 : : _mm512_store_si512((__m512i *)&rxdp->read, dma_addr0_3);
161 : : _mm512_store_si512((__m512i *)&(rxdp + 4)->read, dma_addr4_7);
162 : : }
163 : : } else
164 : : #endif /* __AVX512VL__ */
165 : : {
166 : : struct rte_mbuf *mb0, *mb1, *mb2, *mb3;
167 : : __m256i dma_addr0_1, dma_addr2_3;
168 : : __m256i hdr_room = _mm256_set1_epi64x(RTE_PKTMBUF_HEADROOM);
169 : : /* Initialize the mbufs in vector, process 4 mbufs in one loop */
170 : : for (i = 0; i < ICE_RXQ_REARM_THRESH;
171 : : i += 4, rxep += 4, rxdp += 4) {
172 : : __m128i vaddr0, vaddr1, vaddr2, vaddr3;
173 : : __m256i vaddr0_1, vaddr2_3;
174 : :
175 : : mb0 = rxep[0].mbuf;
176 : : mb1 = rxep[1].mbuf;
177 : : mb2 = rxep[2].mbuf;
178 : : mb3 = rxep[3].mbuf;
179 : :
180 : : #if RTE_IOVA_IN_MBUF
181 : : /* load buf_addr(lo 64bit) and buf_iova(hi 64bit) */
182 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, buf_iova) !=
183 : : offsetof(struct rte_mbuf, buf_addr) + 8);
184 : : #endif
185 : : vaddr0 = _mm_loadu_si128((__m128i *)&mb0->buf_addr);
186 : : vaddr1 = _mm_loadu_si128((__m128i *)&mb1->buf_addr);
187 : : vaddr2 = _mm_loadu_si128((__m128i *)&mb2->buf_addr);
188 : : vaddr3 = _mm_loadu_si128((__m128i *)&mb3->buf_addr);
189 : :
190 : : /**
191 : : * merge 0 & 1, by casting 0 to 256-bit and inserting 1
192 : : * into the high lanes. Similarly for 2 & 3
193 : : */
194 : : vaddr0_1 =
195 : : _mm256_inserti128_si256(_mm256_castsi128_si256(vaddr0),
196 : : vaddr1, 1);
197 : : vaddr2_3 =
198 : : _mm256_inserti128_si256(_mm256_castsi128_si256(vaddr2),
199 : : vaddr3, 1);
200 : :
201 : : #if RTE_IOVA_IN_MBUF
202 : : /* convert pa to dma_addr hdr/data */
203 : : dma_addr0_1 = _mm256_unpackhi_epi64(vaddr0_1, vaddr0_1);
204 : : dma_addr2_3 = _mm256_unpackhi_epi64(vaddr2_3, vaddr2_3);
205 : : #else
206 : : /* convert va to dma_addr hdr/data */
207 : : dma_addr0_1 = _mm256_unpacklo_epi64(vaddr0_1, vaddr0_1);
208 : : dma_addr2_3 = _mm256_unpacklo_epi64(vaddr2_3, vaddr2_3);
209 : : #endif
210 : :
211 : : /* add headroom to pa values */
212 : : dma_addr0_1 = _mm256_add_epi64(dma_addr0_1, hdr_room);
213 : : dma_addr2_3 = _mm256_add_epi64(dma_addr2_3, hdr_room);
214 : :
215 : : /* flush desc with pa dma_addr */
216 : : _mm256_store_si256((__m256i *)&rxdp->read, dma_addr0_1);
217 : : _mm256_store_si256((__m256i *)&(rxdp + 2)->read, dma_addr2_3);
218 : : }
219 : : }
220 : :
221 : : #endif
222 : :
223 : 0 : rxq->rxrearm_start += ICE_RXQ_REARM_THRESH;
224 [ # # # # : 0 : if (rxq->rxrearm_start >= rxq->nb_rx_desc)
# # # # #
# # # ]
225 : 0 : rxq->rxrearm_start = 0;
226 : :
227 : 0 : rxq->rxrearm_nb -= ICE_RXQ_REARM_THRESH;
228 : :
229 [ # # # # : 0 : rx_id = (uint16_t)((rxq->rxrearm_start == 0) ?
# # # # #
# # # ]
230 : : (rxq->nb_rx_desc - 1) : (rxq->rxrearm_start - 1));
231 : :
232 : : /* Update the tail pointer on the NIC */
233 : 0 : ICE_PCI_REG_WC_WRITE(rxq->qrx_tail, rx_id);
234 : : }
235 : : #endif /* __AVX2__ */
236 : :
237 : : #endif /* _ICE_RXTX_COMMON_AVX_H_ */
|