LCOV - code coverage report
Current view: top level - drivers/net/qede/base - ecore_dev.c (source / functions) Hit Total Coverage
Test: Code coverage Lines: 0 2702 0.0 %
Date: 2024-01-22 16:13:49 Functions: 0 162 0.0 %
Legend: Lines: hit not hit | Branches: + taken - not taken # not executed Branches: 0 1557 0.0 %

           Branch data     Line data    Source code
       1                 :            : /* SPDX-License-Identifier: BSD-3-Clause
       2                 :            :  * Copyright (c) 2016 - 2018 Cavium Inc.
       3                 :            :  * All rights reserved.
       4                 :            :  * www.cavium.com
       5                 :            :  */
       6                 :            : 
       7                 :            : #include "bcm_osal.h"
       8                 :            : #include "reg_addr.h"
       9                 :            : #include "ecore_gtt_reg_addr.h"
      10                 :            : #include "ecore.h"
      11                 :            : #include "ecore_chain.h"
      12                 :            : #include "ecore_status.h"
      13                 :            : #include "ecore_hw.h"
      14                 :            : #include "ecore_rt_defs.h"
      15                 :            : #include "ecore_init_ops.h"
      16                 :            : #include "ecore_int.h"
      17                 :            : #include "ecore_cxt.h"
      18                 :            : #include "ecore_spq.h"
      19                 :            : #include "ecore_init_fw_funcs.h"
      20                 :            : #include "ecore_sp_commands.h"
      21                 :            : #include "ecore_dev_api.h"
      22                 :            : #include "ecore_sriov.h"
      23                 :            : #include "ecore_vf.h"
      24                 :            : #include "ecore_mcp.h"
      25                 :            : #include "ecore_hw_defs.h"
      26                 :            : #include "mcp_public.h"
      27                 :            : #include "ecore_iro.h"
      28                 :            : #include "nvm_cfg.h"
      29                 :            : #include "ecore_dcbx.h"
      30                 :            : #include "ecore_l2.h"
      31                 :            : 
      32                 :            : /* TODO - there's a bug in DCBx re-configuration flows in MF, as the QM
      33                 :            :  * registers involved are not split and thus configuration is a race where
      34                 :            :  * some of the PFs configuration might be lost.
      35                 :            :  * Eventually, this needs to move into a MFW-covered HW-lock as arbitration
      36                 :            :  * mechanism as this doesn't cover some cases [E.g., PDA or scenarios where
      37                 :            :  * there's more than a single compiled ecore component in system].
      38                 :            :  */
      39                 :            : static osal_spinlock_t qm_lock;
      40                 :            : static u32 qm_lock_ref_cnt;
      41                 :            : 
      42                 :            : #ifndef ASIC_ONLY
      43                 :            : static bool b_ptt_gtt_init;
      44                 :            : #endif
      45                 :            : 
      46                 :            : /******************** Doorbell Recovery *******************/
      47                 :            : /* The doorbell recovery mechanism consists of a list of entries which represent
      48                 :            :  * doorbelling entities (l2 queues, roce sq/rq/cqs, the slowpath spq, etc). Each
      49                 :            :  * entity needs to register with the mechanism and provide the parameters
      50                 :            :  * describing it's doorbell, including a location where last used doorbell data
      51                 :            :  * can be found. The doorbell execute function will traverse the list and
      52                 :            :  * doorbell all of the registered entries.
      53                 :            :  */
      54                 :            : struct ecore_db_recovery_entry {
      55                 :            :         osal_list_entry_t       list_entry;
      56                 :            :         void OSAL_IOMEM         *db_addr;
      57                 :            :         void                    *db_data;
      58                 :            :         enum ecore_db_rec_width db_width;
      59                 :            :         enum ecore_db_rec_space db_space;
      60                 :            :         u8                      hwfn_idx;
      61                 :            : };
      62                 :            : 
      63                 :            : /* display a single doorbell recovery entry */
      64                 :          0 : void ecore_db_recovery_dp_entry(struct ecore_hwfn *p_hwfn,
      65                 :            :                                 struct ecore_db_recovery_entry *db_entry,
      66                 :            :                                 const char *action)
      67                 :            : {
      68   [ #  #  #  #  :          0 :         DP_VERBOSE(p_hwfn, ECORE_MSG_SPQ, "(%s: db_entry %p, addr %p, data %p, width %s, %s space, hwfn %d)\n",
                   #  # ]
      69                 :            :                    action, db_entry, db_entry->db_addr, db_entry->db_data,
      70                 :            :                    db_entry->db_width == DB_REC_WIDTH_32B ? "32b" : "64b",
      71                 :            :                    db_entry->db_space == DB_REC_USER ? "user" : "kernel",
      72                 :            :                    db_entry->hwfn_idx);
      73                 :          0 : }
      74                 :            : 
      75                 :            : /* doorbell address sanity (address within doorbell bar range) */
      76                 :          0 : bool ecore_db_rec_sanity(struct ecore_dev *p_dev, void OSAL_IOMEM *db_addr,
      77                 :            :                          void *db_data)
      78                 :            : {
      79                 :            :         /* make sure doorbell address  is within the doorbell bar */
      80         [ #  # ]:          0 :         if (db_addr < p_dev->doorbells || (u8 *)db_addr >
      81         [ #  # ]:          0 :                         (u8 *)p_dev->doorbells + p_dev->db_size) {
      82                 :            :                 OSAL_WARN(true,
      83                 :            :                           "Illegal doorbell address: %p. Legal range for doorbell addresses is [%p..%p]\n",
      84                 :            :                           db_addr, p_dev->doorbells,
      85                 :            :                           (u8 *)p_dev->doorbells + p_dev->db_size);
      86                 :            :                 return false;
      87                 :            :         }
      88                 :            : 
      89                 :            :         /* make sure doorbell data pointer is not null */
      90         [ #  # ]:          0 :         if (!db_data) {
      91                 :            :                 OSAL_WARN(true, "Illegal doorbell data pointer: %p", db_data);
      92                 :          0 :                 return false;
      93                 :            :         }
      94                 :            : 
      95                 :            :         return true;
      96                 :            : }
      97                 :            : 
      98                 :            : /* find hwfn according to the doorbell address */
      99                 :          0 : struct ecore_hwfn *ecore_db_rec_find_hwfn(struct ecore_dev *p_dev,
     100                 :            :                                           void OSAL_IOMEM *db_addr)
     101                 :            : {
     102                 :            :         struct ecore_hwfn *p_hwfn;
     103                 :            : 
     104                 :            :         /* In CMT doorbell bar is split down the middle between engine 0 and
     105                 :            :          * enigne 1
     106                 :            :          */
     107         [ #  # ]:          0 :         if (ECORE_IS_CMT(p_dev))
     108                 :          0 :                 p_hwfn = db_addr < p_dev->hwfns[1].doorbells ?
     109         [ #  # ]:          0 :                         &p_dev->hwfns[0] : &p_dev->hwfns[1];
     110                 :            :         else
     111                 :          0 :                 p_hwfn = ECORE_LEADING_HWFN(p_dev);
     112                 :            : 
     113                 :          0 :         return p_hwfn;
     114                 :            : }
     115                 :            : 
     116                 :            : /* add a new entry to the doorbell recovery mechanism */
     117                 :          0 : enum _ecore_status_t ecore_db_recovery_add(struct ecore_dev *p_dev,
     118                 :            :                                            void OSAL_IOMEM *db_addr,
     119                 :            :                                            void *db_data,
     120                 :            :                                            enum ecore_db_rec_width db_width,
     121                 :            :                                            enum ecore_db_rec_space db_space)
     122                 :            : {
     123                 :            :         struct ecore_db_recovery_entry *db_entry;
     124                 :            :         struct ecore_hwfn *p_hwfn;
     125                 :            : 
     126                 :            :         /* shortcircuit VFs, for now */
     127         [ #  # ]:          0 :         if (IS_VF(p_dev)) {
     128         [ #  # ]:          0 :                 DP_VERBOSE(p_dev, ECORE_MSG_IOV, "db recovery - skipping VF doorbell\n");
     129                 :          0 :                 return ECORE_SUCCESS;
     130                 :            :         }
     131                 :            : 
     132                 :            :         /* sanitize doorbell address */
     133         [ #  # ]:          0 :         if (!ecore_db_rec_sanity(p_dev, db_addr, db_data))
     134                 :            :                 return ECORE_INVAL;
     135                 :            : 
     136                 :            :         /* obtain hwfn from doorbell address */
     137                 :          0 :         p_hwfn = ecore_db_rec_find_hwfn(p_dev, db_addr);
     138                 :            : 
     139                 :            :         /* create entry */
     140                 :          0 :         db_entry = OSAL_ZALLOC(p_hwfn->p_dev, GFP_KERNEL, sizeof(*db_entry));
     141         [ #  # ]:          0 :         if (!db_entry) {
     142                 :          0 :                 DP_NOTICE(p_dev, false, "Failed to allocate a db recovery entry\n");
     143                 :          0 :                 return ECORE_NOMEM;
     144                 :            :         }
     145                 :            : 
     146                 :            :         /* populate entry */
     147                 :          0 :         db_entry->db_addr = db_addr;
     148                 :          0 :         db_entry->db_data = db_data;
     149                 :          0 :         db_entry->db_width = db_width;
     150                 :          0 :         db_entry->db_space = db_space;
     151                 :          0 :         db_entry->hwfn_idx = p_hwfn->my_id;
     152                 :            : 
     153                 :            :         /* display */
     154                 :          0 :         ecore_db_recovery_dp_entry(p_hwfn, db_entry, "Adding");
     155                 :            : 
     156                 :            :         /* protect the list */
     157                 :          0 :         OSAL_SPIN_LOCK(&p_hwfn->db_recovery_info.lock);
     158         [ #  # ]:          0 :         OSAL_LIST_PUSH_TAIL(&db_entry->list_entry,
     159                 :            :                             &p_hwfn->db_recovery_info.list);
     160                 :            :         OSAL_SPIN_UNLOCK(&p_hwfn->db_recovery_info.lock);
     161                 :            : 
     162                 :          0 :         return ECORE_SUCCESS;
     163                 :            : }
     164                 :            : 
     165                 :            : /* remove an entry from the doorbell recovery mechanism */
     166                 :          0 : enum _ecore_status_t ecore_db_recovery_del(struct ecore_dev *p_dev,
     167                 :            :                                            void OSAL_IOMEM *db_addr,
     168                 :            :                                            void *db_data)
     169                 :            : {
     170                 :            :         struct ecore_db_recovery_entry *db_entry = OSAL_NULL;
     171                 :            :         enum _ecore_status_t rc = ECORE_INVAL;
     172                 :            :         struct ecore_hwfn *p_hwfn;
     173                 :            : 
     174                 :            :         /* shortcircuit VFs, for now */
     175         [ #  # ]:          0 :         if (IS_VF(p_dev)) {
     176         [ #  # ]:          0 :                 DP_VERBOSE(p_dev, ECORE_MSG_IOV, "db recovery - skipping VF doorbell\n");
     177                 :          0 :                 return ECORE_SUCCESS;
     178                 :            :         }
     179                 :            : 
     180                 :            :         /* sanitize doorbell address */
     181         [ #  # ]:          0 :         if (!ecore_db_rec_sanity(p_dev, db_addr, db_data))
     182                 :            :                 return ECORE_INVAL;
     183                 :            : 
     184                 :            :         /* obtain hwfn from doorbell address */
     185                 :          0 :         p_hwfn = ecore_db_rec_find_hwfn(p_dev, db_addr);
     186                 :            : 
     187                 :            :         /* protect the list */
     188                 :          0 :         OSAL_SPIN_LOCK(&p_hwfn->db_recovery_info.lock);
     189         [ #  # ]:          0 :         OSAL_LIST_FOR_EACH_ENTRY(db_entry,
     190                 :            :                                  &p_hwfn->db_recovery_info.list,
     191                 :            :                                  list_entry,
     192                 :            :                                  struct ecore_db_recovery_entry) {
     193                 :            :                 /* search according to db_data addr since db_addr is not unique
     194                 :            :                  * (roce)
     195                 :            :                  */
     196         [ #  # ]:          0 :                 if (db_entry->db_data == db_data) {
     197                 :          0 :                         ecore_db_recovery_dp_entry(p_hwfn, db_entry,
     198                 :            :                                                    "Deleting");
     199   [ #  #  #  #  :          0 :                         OSAL_LIST_REMOVE_ENTRY(&db_entry->list_entry,
             #  #  #  # ]
     200                 :            :                                                &p_hwfn->db_recovery_info.list);
     201                 :            :                         rc = ECORE_SUCCESS;
     202                 :            :                         break;
     203                 :            :                 }
     204                 :            :         }
     205                 :            : 
     206                 :            :         OSAL_SPIN_UNLOCK(&p_hwfn->db_recovery_info.lock);
     207                 :            : 
     208         [ #  # ]:          0 :         if (rc == ECORE_INVAL)
     209                 :            :                 /*OSAL_WARN(true,*/
     210                 :          0 :                 DP_NOTICE(p_hwfn, false,
     211                 :            :                           "Failed to find element in list. Key (db_data addr) was %p. db_addr was %p\n",
     212                 :            :                           db_data, db_addr);
     213                 :            :         else
     214                 :          0 :                 OSAL_FREE(p_dev, db_entry);
     215                 :            : 
     216                 :            :         return rc;
     217                 :            : }
     218                 :            : 
     219                 :            : /* initialize the doorbell recovery mechanism */
     220                 :          0 : enum _ecore_status_t ecore_db_recovery_setup(struct ecore_hwfn *p_hwfn)
     221                 :            : {
     222         [ #  # ]:          0 :         DP_VERBOSE(p_hwfn, ECORE_MSG_SPQ, "Setting up db recovery\n");
     223                 :            : 
     224                 :            :         /* make sure db_size was set in p_dev */
     225         [ #  # ]:          0 :         if (!p_hwfn->p_dev->db_size) {
     226                 :          0 :                 DP_ERR(p_hwfn->p_dev, "db_size not set\n");
     227                 :          0 :                 return ECORE_INVAL;
     228                 :            :         }
     229                 :            : 
     230                 :          0 :         OSAL_LIST_INIT(&p_hwfn->db_recovery_info.list);
     231                 :            : #ifdef CONFIG_ECORE_LOCK_ALLOC
     232                 :            :         if (OSAL_SPIN_LOCK_ALLOC(p_hwfn, &p_hwfn->db_recovery_info.lock))
     233                 :            :                 return ECORE_NOMEM;
     234                 :            : #endif
     235                 :            :         OSAL_SPIN_LOCK_INIT(&p_hwfn->db_recovery_info.lock);
     236                 :          0 :         p_hwfn->db_recovery_info.db_recovery_counter = 0;
     237                 :            : 
     238                 :          0 :         return ECORE_SUCCESS;
     239                 :            : }
     240                 :            : 
     241                 :            : /* destroy the doorbell recovery mechanism */
     242                 :          0 : void ecore_db_recovery_teardown(struct ecore_hwfn *p_hwfn)
     243                 :            : {
     244                 :            :         struct ecore_db_recovery_entry *db_entry = OSAL_NULL;
     245                 :            : 
     246         [ #  # ]:          0 :         DP_VERBOSE(p_hwfn, ECORE_MSG_SPQ, "Tearing down db recovery\n");
     247         [ #  # ]:          0 :         if (!OSAL_LIST_IS_EMPTY(&p_hwfn->db_recovery_info.list)) {
     248                 :            :                 DP_VERBOSE(p_hwfn, false, "Doorbell Recovery teardown found the doorbell recovery list was not empty (Expected in disorderly driver unload (e.g. recovery) otherwise this probably means some flow forgot to db_recovery_del). Prepare to purge doorbell recovery list...\n");
     249         [ #  # ]:          0 :                 while (!OSAL_LIST_IS_EMPTY(&p_hwfn->db_recovery_info.list)) {
     250                 :          0 :                         db_entry = OSAL_LIST_FIRST_ENTRY(
     251                 :            :                                                 &p_hwfn->db_recovery_info.list,
     252                 :            :                                                 struct ecore_db_recovery_entry,
     253                 :            :                                                 list_entry);
     254                 :          0 :                         ecore_db_recovery_dp_entry(p_hwfn, db_entry, "Purging");
     255   [ #  #  #  #  :          0 :                         OSAL_LIST_REMOVE_ENTRY(&db_entry->list_entry,
          #  #  #  #  #  
                #  #  # ]
     256                 :            :                                                &p_hwfn->db_recovery_info.list);
     257                 :          0 :                         OSAL_FREE(p_hwfn->p_dev, db_entry);
     258                 :            :                 }
     259                 :            :         }
     260                 :            : #ifdef CONFIG_ECORE_LOCK_ALLOC
     261                 :            :         OSAL_SPIN_LOCK_DEALLOC(&p_hwfn->db_recovery_info.lock);
     262                 :            : #endif
     263                 :          0 :         p_hwfn->db_recovery_info.db_recovery_counter = 0;
     264                 :          0 : }
     265                 :            : 
     266                 :            : /* print the content of the doorbell recovery mechanism */
     267                 :          0 : void ecore_db_recovery_dp(struct ecore_hwfn *p_hwfn)
     268                 :            : {
     269                 :            :         struct ecore_db_recovery_entry *db_entry = OSAL_NULL;
     270                 :            : 
     271                 :          0 :         DP_NOTICE(p_hwfn, false,
     272                 :            :                   "Dispalying doorbell recovery database. Counter was %d\n",
     273                 :            :                   p_hwfn->db_recovery_info.db_recovery_counter);
     274                 :            : 
     275                 :            :         /* protect the list */
     276                 :          0 :         OSAL_SPIN_LOCK(&p_hwfn->db_recovery_info.lock);
     277         [ #  # ]:          0 :         OSAL_LIST_FOR_EACH_ENTRY(db_entry,
     278                 :            :                                  &p_hwfn->db_recovery_info.list,
     279                 :            :                                  list_entry,
     280                 :            :                                  struct ecore_db_recovery_entry) {
     281                 :          0 :                 ecore_db_recovery_dp_entry(p_hwfn, db_entry, "Printing");
     282                 :            :         }
     283                 :            : 
     284                 :            :         OSAL_SPIN_UNLOCK(&p_hwfn->db_recovery_info.lock);
     285                 :          0 : }
     286                 :            : 
     287                 :            : /* ring the doorbell of a single doorbell recovery entry */
     288                 :          0 : void ecore_db_recovery_ring(struct ecore_hwfn *p_hwfn,
     289                 :            :                             struct ecore_db_recovery_entry *db_entry,
     290                 :            :                             enum ecore_db_rec_exec db_exec)
     291                 :            : {
     292                 :            :         /* Print according to width */
     293         [ #  # ]:          0 :         if (db_entry->db_width == DB_REC_WIDTH_32B)
     294   [ #  #  #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_SPQ, "%s doorbell address %p data %x\n",
     295                 :            :                            db_exec == DB_REC_DRY_RUN ? "would have rung" : "ringing",
     296                 :            :                            db_entry->db_addr, *(u32 *)db_entry->db_data);
     297                 :            :         else
     298   [ #  #  #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_SPQ, "%s doorbell address %p data %lx\n",
     299                 :            :                            db_exec == DB_REC_DRY_RUN ? "would have rung" : "ringing",
     300                 :            :                            db_entry->db_addr,
     301                 :            :                            *(unsigned long *)(db_entry->db_data));
     302                 :            : 
     303                 :            :         /* Sanity */
     304         [ #  # ]:          0 :         if (!ecore_db_rec_sanity(p_hwfn->p_dev, db_entry->db_addr,
     305                 :            :                                  db_entry->db_data))
     306                 :            :                 return;
     307                 :            : 
     308                 :            :         /* Flush the write combined buffer. Since there are multiple doorbelling
     309                 :            :          * entities using the same address, if we don't flush, a transaction
     310                 :            :          * could be lost.
     311                 :            :          */
     312                 :            :         OSAL_WMB(p_hwfn->p_dev);
     313                 :            : 
     314                 :            :         /* Ring the doorbell */
     315         [ #  # ]:          0 :         if (db_exec == DB_REC_REAL_DEAL || db_exec == DB_REC_ONCE) {
     316         [ #  # ]:          0 :                 if (db_entry->db_width == DB_REC_WIDTH_32B)
     317                 :          0 :                         DIRECT_REG_WR(p_hwfn, db_entry->db_addr,
     318                 :            :                                       *(u32 *)(db_entry->db_data));
     319                 :            :                 else
     320                 :          0 :                         DIRECT_REG_WR64(p_hwfn, db_entry->db_addr,
     321                 :            :                                         *(u64 *)(db_entry->db_data));
     322                 :            :         }
     323                 :            : 
     324                 :            :         /* Flush the write combined buffer. Next doorbell may come from a
     325                 :            :          * different entity to the same address...
     326                 :            :          */
     327                 :            :         OSAL_WMB(p_hwfn->p_dev);
     328                 :            : }
     329                 :            : 
     330                 :            : /* traverse the doorbell recovery entry list and ring all the doorbells */
     331                 :          0 : void ecore_db_recovery_execute(struct ecore_hwfn *p_hwfn,
     332                 :            :                                enum ecore_db_rec_exec db_exec)
     333                 :            : {
     334                 :            :         struct ecore_db_recovery_entry *db_entry = OSAL_NULL;
     335                 :            : 
     336         [ #  # ]:          0 :         if (db_exec != DB_REC_ONCE) {
     337                 :          0 :                 DP_NOTICE(p_hwfn, false, "Executing doorbell recovery. Counter was %d\n",
     338                 :            :                           p_hwfn->db_recovery_info.db_recovery_counter);
     339                 :            : 
     340                 :            :                 /* track amount of times recovery was executed */
     341                 :          0 :                 p_hwfn->db_recovery_info.db_recovery_counter++;
     342                 :            :         }
     343                 :            : 
     344                 :            :         /* protect the list */
     345                 :          0 :         OSAL_SPIN_LOCK(&p_hwfn->db_recovery_info.lock);
     346         [ #  # ]:          0 :         OSAL_LIST_FOR_EACH_ENTRY(db_entry,
     347                 :            :                                  &p_hwfn->db_recovery_info.list,
     348                 :            :                                  list_entry,
     349                 :            :                                  struct ecore_db_recovery_entry) {
     350                 :          0 :                 ecore_db_recovery_ring(p_hwfn, db_entry, db_exec);
     351         [ #  # ]:          0 :                 if (db_exec == DB_REC_ONCE)
     352                 :            :                         break;
     353                 :            :         }
     354                 :            : 
     355                 :            :         OSAL_SPIN_UNLOCK(&p_hwfn->db_recovery_info.lock);
     356                 :          0 : }
     357                 :            : /******************** Doorbell Recovery end ****************/
     358                 :            : 
     359                 :            : /********************************** NIG LLH ***********************************/
     360                 :            : 
     361                 :            : enum ecore_llh_filter_type {
     362                 :            :         ECORE_LLH_FILTER_TYPE_MAC,
     363                 :            :         ECORE_LLH_FILTER_TYPE_PROTOCOL,
     364                 :            : };
     365                 :            : 
     366                 :            : struct ecore_llh_mac_filter {
     367                 :            :         u8 addr[ETH_ALEN];
     368                 :            : };
     369                 :            : 
     370                 :            : struct ecore_llh_protocol_filter {
     371                 :            :         enum ecore_llh_prot_filter_type_t type;
     372                 :            :         u16 source_port_or_eth_type;
     373                 :            :         u16 dest_port;
     374                 :            : };
     375                 :            : 
     376                 :            : union ecore_llh_filter {
     377                 :            :         struct ecore_llh_mac_filter mac;
     378                 :            :         struct ecore_llh_protocol_filter protocol;
     379                 :            : };
     380                 :            : 
     381                 :            : struct ecore_llh_filter_info {
     382                 :            :         bool b_enabled;
     383                 :            :         u32 ref_cnt;
     384                 :            :         enum ecore_llh_filter_type type;
     385                 :            :         union ecore_llh_filter filter;
     386                 :            : };
     387                 :            : 
     388                 :            : struct ecore_llh_info {
     389                 :            :         /* Number of LLH filters banks */
     390                 :            :         u8 num_ppfid;
     391                 :            : 
     392                 :            : #define MAX_NUM_PPFID   8
     393                 :            :         u8 ppfid_array[MAX_NUM_PPFID];
     394                 :            : 
     395                 :            :         /* Array of filters arrays:
     396                 :            :          * "num_ppfid" elements of filters banks, where each is an array of
     397                 :            :          * "NIG_REG_LLH_FUNC_FILTER_EN_SIZE" filters.
     398                 :            :          */
     399                 :            :         struct ecore_llh_filter_info **pp_filters;
     400                 :            : };
     401                 :            : 
     402                 :          0 : static void ecore_llh_free(struct ecore_dev *p_dev)
     403                 :            : {
     404                 :          0 :         struct ecore_llh_info *p_llh_info = p_dev->p_llh_info;
     405                 :            :         u32 i;
     406                 :            : 
     407         [ #  # ]:          0 :         if (p_llh_info != OSAL_NULL) {
     408         [ #  # ]:          0 :                 if (p_llh_info->pp_filters != OSAL_NULL) {
     409         [ #  # ]:          0 :                         for (i = 0; i < p_llh_info->num_ppfid; i++)
     410                 :          0 :                                 OSAL_FREE(p_dev, p_llh_info->pp_filters[i]);
     411                 :            :                 }
     412                 :            : 
     413                 :          0 :                 OSAL_FREE(p_dev, p_llh_info->pp_filters);
     414                 :            :         }
     415                 :            : 
     416                 :          0 :         OSAL_FREE(p_dev, p_llh_info);
     417                 :          0 :         p_dev->p_llh_info = OSAL_NULL;
     418                 :          0 : }
     419                 :            : 
     420                 :          0 : static enum _ecore_status_t ecore_llh_alloc(struct ecore_dev *p_dev)
     421                 :            : {
     422                 :            :         struct ecore_llh_info *p_llh_info;
     423                 :            :         u32 size;
     424                 :            :         u8 i;
     425                 :            : 
     426                 :          0 :         p_llh_info = OSAL_ZALLOC(p_dev, GFP_KERNEL, sizeof(*p_llh_info));
     427         [ #  # ]:          0 :         if (!p_llh_info)
     428                 :            :                 return ECORE_NOMEM;
     429                 :          0 :         p_dev->p_llh_info = p_llh_info;
     430                 :            : 
     431         [ #  # ]:          0 :         for (i = 0; i < MAX_NUM_PPFID; i++) {
     432         [ #  # ]:          0 :                 if (!(p_dev->ppfid_bitmap & (0x1 << i)))
     433                 :          0 :                         continue;
     434                 :            : 
     435                 :          0 :                 p_llh_info->ppfid_array[p_llh_info->num_ppfid] = i;
     436         [ #  # ]:          0 :                 DP_VERBOSE(p_dev, ECORE_MSG_SP, "ppfid_array[%d] = %hhd\n",
     437                 :            :                            p_llh_info->num_ppfid, i);
     438                 :          0 :                 p_llh_info->num_ppfid++;
     439                 :            :         }
     440                 :            : 
     441                 :          0 :         size = p_llh_info->num_ppfid * sizeof(*p_llh_info->pp_filters);
     442                 :          0 :         p_llh_info->pp_filters = OSAL_ZALLOC(p_dev, GFP_KERNEL, size);
     443         [ #  # ]:          0 :         if (!p_llh_info->pp_filters)
     444                 :            :                 return ECORE_NOMEM;
     445                 :            : 
     446                 :            :         size = NIG_REG_LLH_FUNC_FILTER_EN_SIZE *
     447                 :            :                sizeof(**p_llh_info->pp_filters);
     448         [ #  # ]:          0 :         for (i = 0; i < p_llh_info->num_ppfid; i++) {
     449                 :          0 :                 p_llh_info->pp_filters[i] = OSAL_ZALLOC(p_dev, GFP_KERNEL,
     450                 :            :                                                         size);
     451         [ #  # ]:          0 :                 if (!p_llh_info->pp_filters[i])
     452                 :            :                         return ECORE_NOMEM;
     453                 :            :         }
     454                 :            : 
     455                 :            :         return ECORE_SUCCESS;
     456                 :            : }
     457                 :            : 
     458                 :          0 : static enum _ecore_status_t ecore_llh_shadow_sanity(struct ecore_dev *p_dev,
     459                 :            :                                                     u8 ppfid, u8 filter_idx,
     460                 :            :                                                     const char *action)
     461                 :            : {
     462                 :          0 :         struct ecore_llh_info *p_llh_info = p_dev->p_llh_info;
     463                 :            : 
     464         [ #  # ]:          0 :         if (ppfid >= p_llh_info->num_ppfid) {
     465                 :          0 :                 DP_NOTICE(p_dev, false,
     466                 :            :                           "LLH shadow [%s]: using ppfid %d while only %d ppfids are available\n",
     467                 :            :                           action, ppfid, p_llh_info->num_ppfid);
     468                 :          0 :                 return ECORE_INVAL;
     469                 :            :         }
     470                 :            : 
     471         [ #  # ]:          0 :         if (filter_idx >= NIG_REG_LLH_FUNC_FILTER_EN_SIZE) {
     472                 :          0 :                 DP_NOTICE(p_dev, false,
     473                 :            :                           "LLH shadow [%s]: using filter_idx %d while only %d filters are available\n",
     474                 :            :                           action, filter_idx, NIG_REG_LLH_FUNC_FILTER_EN_SIZE);
     475                 :          0 :                 return ECORE_INVAL;
     476                 :            :         }
     477                 :            : 
     478                 :            :         return ECORE_SUCCESS;
     479                 :            : }
     480                 :            : 
     481                 :            : #define ECORE_LLH_INVALID_FILTER_IDX    0xff
     482                 :            : 
     483                 :            : static enum _ecore_status_t
     484                 :          0 : ecore_llh_shadow_search_filter(struct ecore_dev *p_dev, u8 ppfid,
     485                 :            :                                union ecore_llh_filter *p_filter,
     486                 :            :                                u8 *p_filter_idx)
     487                 :            : {
     488                 :          0 :         struct ecore_llh_info *p_llh_info = p_dev->p_llh_info;
     489                 :            :         struct ecore_llh_filter_info *p_filters;
     490                 :            :         enum _ecore_status_t rc;
     491                 :            :         u8 i;
     492                 :            : 
     493                 :          0 :         rc = ecore_llh_shadow_sanity(p_dev, ppfid, 0, "search");
     494         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
     495                 :            :                 return rc;
     496                 :            : 
     497                 :          0 :         *p_filter_idx = ECORE_LLH_INVALID_FILTER_IDX;
     498                 :            : 
     499                 :          0 :         p_filters = p_llh_info->pp_filters[ppfid];
     500         [ #  # ]:          0 :         for (i = 0; i < NIG_REG_LLH_FUNC_FILTER_EN_SIZE; i++) {
     501         [ #  # ]:          0 :                 if (!OSAL_MEMCMP(p_filter, &p_filters[i].filter,
     502                 :            :                                  sizeof(*p_filter))) {
     503                 :          0 :                         *p_filter_idx = i;
     504                 :          0 :                         break;
     505                 :            :                 }
     506                 :            :         }
     507                 :            : 
     508                 :            :         return ECORE_SUCCESS;
     509                 :            : }
     510                 :            : 
     511                 :            : static enum _ecore_status_t
     512                 :          0 : ecore_llh_shadow_get_free_idx(struct ecore_dev *p_dev, u8 ppfid,
     513                 :            :                               u8 *p_filter_idx)
     514                 :            : {
     515                 :          0 :         struct ecore_llh_info *p_llh_info = p_dev->p_llh_info;
     516                 :            :         struct ecore_llh_filter_info *p_filters;
     517                 :            :         enum _ecore_status_t rc;
     518                 :            :         u8 i;
     519                 :            : 
     520                 :          0 :         rc = ecore_llh_shadow_sanity(p_dev, ppfid, 0, "get_free_idx");
     521         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
     522                 :            :                 return rc;
     523                 :            : 
     524                 :          0 :         *p_filter_idx = ECORE_LLH_INVALID_FILTER_IDX;
     525                 :            : 
     526                 :          0 :         p_filters = p_llh_info->pp_filters[ppfid];
     527         [ #  # ]:          0 :         for (i = 0; i < NIG_REG_LLH_FUNC_FILTER_EN_SIZE; i++) {
     528         [ #  # ]:          0 :                 if (!p_filters[i].b_enabled) {
     529                 :          0 :                         *p_filter_idx = i;
     530                 :          0 :                         break;
     531                 :            :                 }
     532                 :            :         }
     533                 :            : 
     534                 :            :         return ECORE_SUCCESS;
     535                 :            : }
     536                 :            : 
     537                 :            : static enum _ecore_status_t
     538                 :          0 : __ecore_llh_shadow_add_filter(struct ecore_dev *p_dev, u8 ppfid, u8 filter_idx,
     539                 :            :                               enum ecore_llh_filter_type type,
     540                 :            :                               union ecore_llh_filter *p_filter, u32 *p_ref_cnt)
     541                 :            : {
     542                 :          0 :         struct ecore_llh_info *p_llh_info = p_dev->p_llh_info;
     543                 :            :         struct ecore_llh_filter_info *p_filters;
     544                 :            :         enum _ecore_status_t rc;
     545                 :            : 
     546                 :          0 :         rc = ecore_llh_shadow_sanity(p_dev, ppfid, filter_idx, "add");
     547         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
     548                 :            :                 return rc;
     549                 :            : 
     550                 :          0 :         p_filters = p_llh_info->pp_filters[ppfid];
     551         [ #  # ]:          0 :         if (!p_filters[filter_idx].ref_cnt) {
     552                 :          0 :                 p_filters[filter_idx].b_enabled = true;
     553                 :          0 :                 p_filters[filter_idx].type = type;
     554                 :          0 :                 OSAL_MEMCPY(&p_filters[filter_idx].filter, p_filter,
     555                 :            :                             sizeof(p_filters[filter_idx].filter));
     556                 :            :         }
     557                 :            : 
     558                 :          0 :         *p_ref_cnt = ++p_filters[filter_idx].ref_cnt;
     559                 :            : 
     560                 :          0 :         return ECORE_SUCCESS;
     561                 :            : }
     562                 :            : 
     563                 :            : static enum _ecore_status_t
     564                 :          0 : ecore_llh_shadow_add_filter(struct ecore_dev *p_dev, u8 ppfid,
     565                 :            :                             enum ecore_llh_filter_type type,
     566                 :            :                             union ecore_llh_filter *p_filter,
     567                 :            :                             u8 *p_filter_idx, u32 *p_ref_cnt)
     568                 :            : {
     569                 :            :         enum _ecore_status_t rc;
     570                 :            : 
     571                 :            :         /* Check if the same filter already exist */
     572                 :          0 :         rc = ecore_llh_shadow_search_filter(p_dev, ppfid, p_filter,
     573                 :            :                                             p_filter_idx);
     574         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
     575                 :            :                 return rc;
     576                 :            : 
     577                 :            :         /* Find a new entry in case of a new filter */
     578         [ #  # ]:          0 :         if (*p_filter_idx == ECORE_LLH_INVALID_FILTER_IDX) {
     579                 :          0 :                 rc = ecore_llh_shadow_get_free_idx(p_dev, ppfid, p_filter_idx);
     580         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
     581                 :            :                         return rc;
     582                 :            :         }
     583                 :            : 
     584                 :            :         /* No free entry was found */
     585         [ #  # ]:          0 :         if (*p_filter_idx == ECORE_LLH_INVALID_FILTER_IDX) {
     586                 :          0 :                 DP_NOTICE(p_dev, false,
     587                 :            :                           "Failed to find an empty LLH filter to utilize [ppfid %d]\n",
     588                 :            :                           ppfid);
     589                 :          0 :                 return ECORE_NORESOURCES;
     590                 :            :         }
     591                 :            : 
     592                 :          0 :         return __ecore_llh_shadow_add_filter(p_dev, ppfid, *p_filter_idx, type,
     593                 :            :                                              p_filter, p_ref_cnt);
     594                 :            : }
     595                 :            : 
     596                 :            : static enum _ecore_status_t
     597                 :          0 : __ecore_llh_shadow_remove_filter(struct ecore_dev *p_dev, u8 ppfid,
     598                 :            :                                  u8 filter_idx, u32 *p_ref_cnt)
     599                 :            : {
     600                 :          0 :         struct ecore_llh_info *p_llh_info = p_dev->p_llh_info;
     601                 :            :         struct ecore_llh_filter_info *p_filters;
     602                 :            :         enum _ecore_status_t rc;
     603                 :            : 
     604                 :          0 :         rc = ecore_llh_shadow_sanity(p_dev, ppfid, filter_idx, "remove");
     605         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
     606                 :            :                 return rc;
     607                 :            : 
     608                 :          0 :         p_filters = p_llh_info->pp_filters[ppfid];
     609         [ #  # ]:          0 :         if (!p_filters[filter_idx].ref_cnt) {
     610                 :          0 :                 DP_NOTICE(p_dev, false,
     611                 :            :                           "LLH shadow: trying to remove a filter with ref_cnt=0\n");
     612                 :          0 :                 return ECORE_INVAL;
     613                 :            :         }
     614                 :            : 
     615                 :          0 :         *p_ref_cnt = --p_filters[filter_idx].ref_cnt;
     616         [ #  # ]:          0 :         if (!p_filters[filter_idx].ref_cnt)
     617                 :            :                 OSAL_MEM_ZERO(&p_filters[filter_idx],
     618                 :            :                               sizeof(p_filters[filter_idx]));
     619                 :            : 
     620                 :            :         return ECORE_SUCCESS;
     621                 :            : }
     622                 :            : 
     623                 :            : static enum _ecore_status_t
     624                 :          0 : ecore_llh_shadow_remove_filter(struct ecore_dev *p_dev, u8 ppfid,
     625                 :            :                                union ecore_llh_filter *p_filter,
     626                 :            :                                u8 *p_filter_idx, u32 *p_ref_cnt)
     627                 :            : {
     628                 :            :         enum _ecore_status_t rc;
     629                 :            : 
     630                 :          0 :         rc = ecore_llh_shadow_search_filter(p_dev, ppfid, p_filter,
     631                 :            :                                             p_filter_idx);
     632         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
     633                 :            :                 return rc;
     634                 :            : 
     635                 :            :         /* No matching filter was found */
     636         [ #  # ]:          0 :         if (*p_filter_idx == ECORE_LLH_INVALID_FILTER_IDX) {
     637                 :          0 :                 DP_NOTICE(p_dev, false,
     638                 :            :                           "Failed to find a filter in the LLH shadow\n");
     639                 :          0 :                 return ECORE_INVAL;
     640                 :            :         }
     641                 :            : 
     642                 :          0 :         return __ecore_llh_shadow_remove_filter(p_dev, ppfid, *p_filter_idx,
     643                 :            :                                                 p_ref_cnt);
     644                 :            : }
     645                 :            : 
     646                 :            : static enum _ecore_status_t
     647                 :          0 : ecore_llh_shadow_remove_all_filters(struct ecore_dev *p_dev, u8 ppfid)
     648                 :            : {
     649                 :          0 :         struct ecore_llh_info *p_llh_info = p_dev->p_llh_info;
     650                 :            :         struct ecore_llh_filter_info *p_filters;
     651                 :            :         enum _ecore_status_t rc;
     652                 :            : 
     653                 :          0 :         rc = ecore_llh_shadow_sanity(p_dev, ppfid, 0, "remove_all");
     654         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
     655                 :            :                 return rc;
     656                 :            : 
     657                 :          0 :         p_filters = p_llh_info->pp_filters[ppfid];
     658                 :            :         OSAL_MEM_ZERO(p_filters,
     659                 :            :                       NIG_REG_LLH_FUNC_FILTER_EN_SIZE * sizeof(*p_filters));
     660                 :            : 
     661                 :          0 :         return ECORE_SUCCESS;
     662                 :            : }
     663                 :            : 
     664                 :          0 : static enum _ecore_status_t ecore_abs_ppfid(struct ecore_dev *p_dev,
     665                 :            :                                             u8 rel_ppfid, u8 *p_abs_ppfid)
     666                 :            : {
     667                 :          0 :         struct ecore_llh_info *p_llh_info = p_dev->p_llh_info;
     668                 :          0 :         u8 ppfids = p_llh_info->num_ppfid - 1;
     669                 :            : 
     670         [ #  # ]:          0 :         if (rel_ppfid >= p_llh_info->num_ppfid) {
     671                 :          0 :                 DP_NOTICE(p_dev, false,
     672                 :            :                           "rel_ppfid %d is not valid, available indices are 0..%hhd\n",
     673                 :            :                           rel_ppfid, ppfids);
     674                 :          0 :                 return ECORE_INVAL;
     675                 :            :         }
     676                 :            : 
     677                 :          0 :         *p_abs_ppfid = p_llh_info->ppfid_array[rel_ppfid];
     678                 :            : 
     679                 :          0 :         return ECORE_SUCCESS;
     680                 :            : }
     681                 :            : 
     682                 :            : static enum _ecore_status_t
     683                 :          0 : __ecore_llh_set_engine_affin(struct ecore_hwfn *p_hwfn, struct ecore_ptt *p_ptt)
     684                 :            : {
     685                 :          0 :         struct ecore_dev *p_dev = p_hwfn->p_dev;
     686                 :            :         enum ecore_eng eng;
     687                 :            :         u8 ppfid;
     688                 :            :         enum _ecore_status_t rc;
     689                 :            : 
     690                 :          0 :         rc = ecore_mcp_get_engine_config(p_hwfn, p_ptt);
     691         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS && rc != ECORE_NOTIMPL) {
     692                 :          0 :                 DP_NOTICE(p_hwfn, false,
     693                 :            :                           "Failed to get the engine affinity configuration\n");
     694                 :          0 :                 return rc;
     695                 :            :         }
     696                 :            : 
     697                 :            :         /* RoCE PF is bound to a single engine */
     698         [ #  # ]:          0 :         if (ECORE_IS_ROCE_PERSONALITY(p_hwfn)) {
     699                 :          0 :                 eng = p_dev->fir_affin ? ECORE_ENG1 : ECORE_ENG0;
     700                 :          0 :                 rc = ecore_llh_set_roce_affinity(p_dev, eng);
     701         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS) {
     702                 :          0 :                         DP_NOTICE(p_dev, false,
     703                 :            :                                   "Failed to set the RoCE engine affinity\n");
     704                 :          0 :                         return rc;
     705                 :            :                 }
     706                 :            : 
     707         [ #  # ]:          0 :                 DP_VERBOSE(p_dev, ECORE_MSG_SP,
     708                 :            :                            "LLH: Set the engine affinity of RoCE packets as %d\n",
     709                 :            :                            eng);
     710                 :            :         }
     711                 :            : 
     712                 :            :         /* Storage PF is bound to a single engine while L2 PF uses both */
     713         [ #  # ]:          0 :         if (ECORE_IS_FCOE_PERSONALITY(p_hwfn) ||
     714                 :            :             ECORE_IS_ISCSI_PERSONALITY(p_hwfn))
     715                 :          0 :                 eng = p_dev->fir_affin ? ECORE_ENG1 : ECORE_ENG0;
     716                 :            :         else /* L2_PERSONALITY */
     717                 :            :                 eng = ECORE_BOTH_ENG;
     718                 :            : 
     719         [ #  # ]:          0 :         for (ppfid = 0; ppfid < p_dev->p_llh_info->num_ppfid; ppfid++) {
     720                 :          0 :                 rc = ecore_llh_set_ppfid_affinity(p_dev, ppfid, eng);
     721         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS) {
     722                 :          0 :                         DP_NOTICE(p_dev, false,
     723                 :            :                                   "Failed to set the engine affinity of ppfid %d\n",
     724                 :            :                                   ppfid);
     725                 :          0 :                         return rc;
     726                 :            :                 }
     727                 :            :         }
     728                 :            : 
     729         [ #  # ]:          0 :         DP_VERBOSE(p_dev, ECORE_MSG_SP,
     730                 :            :                    "LLH: Set the engine affinity of non-RoCE packets as %d\n",
     731                 :            :                    eng);
     732                 :            : 
     733                 :            :         return ECORE_SUCCESS;
     734                 :            : }
     735                 :            : 
     736                 :            : static enum _ecore_status_t
     737                 :          0 : ecore_llh_set_engine_affin(struct ecore_hwfn *p_hwfn, struct ecore_ptt *p_ptt,
     738                 :            :                            bool avoid_eng_affin)
     739                 :            : {
     740                 :          0 :         struct ecore_dev *p_dev = p_hwfn->p_dev;
     741                 :            :         enum _ecore_status_t rc;
     742                 :            : 
     743                 :            :         /* Backwards compatible mode:
     744                 :            :          * - RoCE packets     - Use engine 0.
     745                 :            :          * - Non-RoCE packets - Use connection based classification for L2 PFs,
     746                 :            :          *                      and engine 0 otherwise.
     747                 :            :          */
     748         [ #  # ]:          0 :         if (avoid_eng_affin) {
     749                 :            :                 enum ecore_eng eng;
     750                 :            :                 u8 ppfid;
     751                 :            : 
     752         [ #  # ]:          0 :                 if (ECORE_IS_ROCE_PERSONALITY(p_hwfn)) {
     753                 :            :                         eng = ECORE_ENG0;
     754                 :          0 :                         rc = ecore_llh_set_roce_affinity(p_dev, eng);
     755         [ #  # ]:          0 :                         if (rc != ECORE_SUCCESS) {
     756                 :          0 :                                 DP_NOTICE(p_dev, false,
     757                 :            :                                           "Failed to set the RoCE engine affinity\n");
     758                 :          0 :                                 return rc;
     759                 :            :                         }
     760                 :            : 
     761         [ #  # ]:          0 :                         DP_VERBOSE(p_dev, ECORE_MSG_SP,
     762                 :            :                                    "LLH [backwards compatible mode]: Set the engine affinity of RoCE packets as %d\n",
     763                 :            :                                    eng);
     764                 :            :                 }
     765                 :            : 
     766                 :          0 :                 eng = (ECORE_IS_FCOE_PERSONALITY(p_hwfn) ||
     767                 :            :                        ECORE_IS_ISCSI_PERSONALITY(p_hwfn)) ? ECORE_ENG0
     768         [ #  # ]:          0 :                                                            : ECORE_BOTH_ENG;
     769         [ #  # ]:          0 :                 for (ppfid = 0; ppfid < p_dev->p_llh_info->num_ppfid; ppfid++) {
     770                 :          0 :                         rc = ecore_llh_set_ppfid_affinity(p_dev, ppfid, eng);
     771         [ #  # ]:          0 :                         if (rc != ECORE_SUCCESS) {
     772                 :          0 :                                 DP_NOTICE(p_dev, false,
     773                 :            :                                           "Failed to set the engine affinity of ppfid %d\n",
     774                 :            :                                           ppfid);
     775                 :          0 :                                 return rc;
     776                 :            :                         }
     777                 :            :                 }
     778                 :            : 
     779         [ #  # ]:          0 :                 DP_VERBOSE(p_dev, ECORE_MSG_SP,
     780                 :            :                            "LLH [backwards compatible mode]: Set the engine affinity of non-RoCE packets as %d\n",
     781                 :            :                            eng);
     782                 :            : 
     783                 :          0 :                 return ECORE_SUCCESS;
     784                 :            :         }
     785                 :            : 
     786                 :          0 :         return __ecore_llh_set_engine_affin(p_hwfn, p_ptt);
     787                 :            : }
     788                 :            : 
     789                 :          0 : static enum _ecore_status_t ecore_llh_hw_init_pf(struct ecore_hwfn *p_hwfn,
     790                 :            :                                                  struct ecore_ptt *p_ptt,
     791                 :            :                                                  bool avoid_eng_affin)
     792                 :            : {
     793                 :          0 :         struct ecore_dev *p_dev = p_hwfn->p_dev;
     794                 :            :         u8 ppfid, abs_ppfid;
     795                 :            :         enum _ecore_status_t rc;
     796                 :            : 
     797         [ #  # ]:          0 :         for (ppfid = 0; ppfid < p_dev->p_llh_info->num_ppfid; ppfid++) {
     798                 :            :                 u32 addr;
     799                 :            : 
     800                 :          0 :                 rc = ecore_abs_ppfid(p_dev, ppfid, &abs_ppfid);
     801         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
     802                 :          0 :                         return rc;
     803                 :            : 
     804                 :          0 :                 addr = NIG_REG_LLH_PPFID2PFID_TBL_0 + abs_ppfid * 0x4;
     805                 :          0 :                 ecore_wr(p_hwfn, p_ptt, addr, p_hwfn->rel_pf_id);
     806                 :            :         }
     807                 :            : 
     808         [ #  # ]:          0 :         if (OSAL_GET_BIT(ECORE_MF_LLH_MAC_CLSS, &p_dev->mf_bits) &&
     809         [ #  # ]:          0 :             !ECORE_IS_FCOE_PERSONALITY(p_hwfn)) {
     810                 :          0 :                 rc = ecore_llh_add_mac_filter(p_dev, 0,
     811                 :          0 :                                               p_hwfn->hw_info.hw_mac_addr);
     812         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
     813                 :          0 :                         DP_NOTICE(p_dev, false,
     814                 :            :                                   "Failed to add an LLH filter with the primary MAC\n");
     815                 :            :         }
     816                 :            : 
     817         [ #  # ]:          0 :         if (ECORE_IS_CMT(p_dev)) {
     818                 :          0 :                 rc = ecore_llh_set_engine_affin(p_hwfn, p_ptt, avoid_eng_affin);
     819         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
     820                 :          0 :                         return rc;
     821                 :            :         }
     822                 :            : 
     823                 :            :         return ECORE_SUCCESS;
     824                 :            : }
     825                 :            : 
     826                 :          0 : u8 ecore_llh_get_num_ppfid(struct ecore_dev *p_dev)
     827                 :            : {
     828                 :          0 :         return p_dev->p_llh_info->num_ppfid;
     829                 :            : }
     830                 :            : 
     831                 :          0 : enum ecore_eng ecore_llh_get_l2_affinity_hint(struct ecore_dev *p_dev)
     832                 :            : {
     833                 :          0 :         return p_dev->l2_affin_hint ? ECORE_ENG1 : ECORE_ENG0;
     834                 :            : }
     835                 :            : 
     836                 :            : /* TBD - should be removed when these definitions are available in reg_addr.h */
     837                 :            : #define NIG_REG_PPF_TO_ENGINE_SEL_ROCE_MASK             0x3
     838                 :            : #define NIG_REG_PPF_TO_ENGINE_SEL_ROCE_SHIFT            0
     839                 :            : #define NIG_REG_PPF_TO_ENGINE_SEL_NON_ROCE_MASK         0x3
     840                 :            : #define NIG_REG_PPF_TO_ENGINE_SEL_NON_ROCE_SHIFT        2
     841                 :            : 
     842                 :          0 : enum _ecore_status_t ecore_llh_set_ppfid_affinity(struct ecore_dev *p_dev,
     843                 :            :                                                   u8 ppfid, enum ecore_eng eng)
     844                 :            : {
     845                 :          0 :         struct ecore_hwfn *p_hwfn = ECORE_LEADING_HWFN(p_dev);
     846                 :          0 :         struct ecore_ptt *p_ptt = ecore_ptt_acquire(p_hwfn);
     847                 :            :         u32 addr, val, eng_sel;
     848                 :            :         enum _ecore_status_t rc = ECORE_SUCCESS;
     849                 :            :         u8 abs_ppfid;
     850                 :            : 
     851         [ #  # ]:          0 :         if (p_ptt == OSAL_NULL)
     852                 :            :                 return ECORE_AGAIN;
     853                 :            : 
     854         [ #  # ]:          0 :         if (!ECORE_IS_CMT(p_dev))
     855                 :          0 :                 goto out;
     856                 :            : 
     857                 :          0 :         rc = ecore_abs_ppfid(p_dev, ppfid, &abs_ppfid);
     858         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
     859                 :          0 :                 goto out;
     860                 :            : 
     861                 :            :         switch (eng) {
     862                 :            :         case ECORE_ENG0:
     863                 :            :                 eng_sel = 0;
     864                 :            :                 break;
     865                 :            :         case ECORE_ENG1:
     866                 :            :                 eng_sel = 1;
     867                 :            :                 break;
     868                 :            :         case ECORE_BOTH_ENG:
     869                 :            :                 eng_sel = 2;
     870                 :            :                 break;
     871                 :            :         default:
     872                 :          0 :                 DP_NOTICE(p_dev, false,
     873                 :            :                           "Invalid affinity value for ppfid [%d]\n", eng);
     874                 :            :                 rc = ECORE_INVAL;
     875                 :          0 :                 goto out;
     876                 :            :         }
     877                 :            : 
     878                 :          0 :         addr = NIG_REG_PPF_TO_ENGINE_SEL + abs_ppfid * 0x4;
     879                 :          0 :         val = ecore_rd(p_hwfn, p_ptt, addr);
     880                 :          0 :         SET_FIELD(val, NIG_REG_PPF_TO_ENGINE_SEL_NON_ROCE, eng_sel);
     881                 :          0 :         ecore_wr(p_hwfn, p_ptt, addr, val);
     882                 :            : 
     883                 :            :         /* The iWARP affinity is set as the affinity of ppfid 0 */
     884   [ #  #  #  # ]:          0 :         if (!ppfid && ECORE_IS_IWARP_PERSONALITY(p_hwfn))
     885                 :          0 :                 p_dev->iwarp_affin = (eng == ECORE_ENG1) ? 1 : 0;
     886                 :          0 : out:
     887                 :          0 :         ecore_ptt_release(p_hwfn, p_ptt);
     888                 :            : 
     889                 :          0 :         return rc;
     890                 :            : }
     891                 :            : 
     892                 :          0 : enum _ecore_status_t ecore_llh_set_roce_affinity(struct ecore_dev *p_dev,
     893                 :            :                                                  enum ecore_eng eng)
     894                 :            : {
     895                 :          0 :         struct ecore_hwfn *p_hwfn = ECORE_LEADING_HWFN(p_dev);
     896                 :          0 :         struct ecore_ptt *p_ptt = ecore_ptt_acquire(p_hwfn);
     897                 :            :         u32 addr, val, eng_sel;
     898                 :            :         enum _ecore_status_t rc = ECORE_SUCCESS;
     899                 :            :         u8 ppfid, abs_ppfid;
     900                 :            : 
     901         [ #  # ]:          0 :         if (p_ptt == OSAL_NULL)
     902                 :            :                 return ECORE_AGAIN;
     903                 :            : 
     904         [ #  # ]:          0 :         if (!ECORE_IS_CMT(p_dev))
     905                 :          0 :                 goto out;
     906                 :            : 
     907   [ #  #  #  # ]:          0 :         switch (eng) {
     908                 :            :         case ECORE_ENG0:
     909                 :            :                 eng_sel = 0;
     910                 :            :                 break;
     911                 :          0 :         case ECORE_ENG1:
     912                 :            :                 eng_sel = 1;
     913                 :          0 :                 break;
     914                 :          0 :         case ECORE_BOTH_ENG:
     915                 :            :                 eng_sel = 2;
     916                 :          0 :                 ecore_wr(p_hwfn, p_ptt, NIG_REG_LLH_ENG_CLS_ROCE_QP_SEL,
     917                 :            :                          0xf /* QP bit 15 */);
     918                 :          0 :                 break;
     919                 :            :         default:
     920                 :          0 :                 DP_NOTICE(p_dev, false,
     921                 :            :                           "Invalid affinity value for RoCE [%d]\n", eng);
     922                 :            :                 rc = ECORE_INVAL;
     923                 :          0 :                 goto out;
     924                 :            :         }
     925                 :            : 
     926         [ #  # ]:          0 :         for (ppfid = 0; ppfid < p_dev->p_llh_info->num_ppfid; ppfid++) {
     927                 :          0 :                 rc = ecore_abs_ppfid(p_dev, ppfid, &abs_ppfid);
     928         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
     929                 :          0 :                         goto out;
     930                 :            : 
     931                 :          0 :                 addr = NIG_REG_PPF_TO_ENGINE_SEL + abs_ppfid * 0x4;
     932                 :          0 :                 val = ecore_rd(p_hwfn, p_ptt, addr);
     933                 :          0 :                 SET_FIELD(val, NIG_REG_PPF_TO_ENGINE_SEL_ROCE, eng_sel);
     934                 :          0 :                 ecore_wr(p_hwfn, p_ptt, addr, val);
     935                 :            :         }
     936                 :          0 : out:
     937                 :          0 :         ecore_ptt_release(p_hwfn, p_ptt);
     938                 :            : 
     939                 :          0 :         return rc;
     940                 :            : }
     941                 :            : 
     942                 :            : struct ecore_llh_filter_details {
     943                 :            :         u64 value;
     944                 :            :         u32 mode;
     945                 :            :         u32 protocol_type;
     946                 :            :         u32 hdr_sel;
     947                 :            :         u32 enable;
     948                 :            : };
     949                 :            : 
     950                 :            : static enum _ecore_status_t
     951                 :          0 : ecore_llh_access_filter(struct ecore_hwfn *p_hwfn,
     952                 :            :                         struct ecore_ptt *p_ptt, u8 abs_ppfid, u8 filter_idx,
     953                 :            :                         struct ecore_llh_filter_details *p_details,
     954                 :            :                         bool b_write_access)
     955                 :            : {
     956         [ #  # ]:          0 :         u8 pfid = ECORE_PFID_BY_PPFID(p_hwfn, abs_ppfid);
     957                 :            :         struct dmae_params params;
     958                 :            :         enum _ecore_status_t rc;
     959                 :            :         u32 addr;
     960                 :            : 
     961                 :            :         /* The NIG/LLH registers that are accessed in this function have only 16
     962                 :            :          * rows which are exposed to a PF. I.e. only the 16 filters of its
     963                 :            :          * default ppfid
     964                 :            :          * Accessing filters of other ppfids requires pretending to other PFs,
     965                 :            :          * and thus the usage of the ecore_ppfid_rd/wr() functions.
     966                 :            :          */
     967                 :            : 
     968                 :            :         /* Filter enable - should be done first when removing a filter */
     969   [ #  #  #  # ]:          0 :         if (b_write_access && !p_details->enable) {
     970                 :          0 :                 addr = NIG_REG_LLH_FUNC_FILTER_EN + filter_idx * 0x4;
     971                 :          0 :                 ecore_ppfid_wr(p_hwfn, p_ptt, abs_ppfid, addr,
     972                 :            :                                p_details->enable);
     973                 :            :         }
     974                 :            : 
     975                 :            :         /* Filter value */
     976         [ #  # ]:          0 :         addr = NIG_REG_LLH_FUNC_FILTER_VALUE + 2 * filter_idx * 0x4;
     977                 :            :         OSAL_MEMSET(&params, 0, sizeof(params));
     978                 :            : 
     979         [ #  # ]:          0 :         if (b_write_access) {
     980                 :          0 :                 SET_FIELD(params.flags, DMAE_PARAMS_DST_PF_VALID, 0x1);
     981                 :          0 :                 params.dst_pf_id = pfid;
     982                 :          0 :                 rc = ecore_dmae_host2grc(p_hwfn, p_ptt,
     983                 :          0 :                                          (u64)(osal_uintptr_t)&p_details->value,
     984                 :            :                                          addr, 2 /* size_in_dwords */, &params);
     985                 :            :         } else {
     986                 :            :                 SET_FIELD(params.flags, DMAE_PARAMS_SRC_PF_VALID, 0x1);
     987                 :          0 :                 SET_FIELD(params.flags, DMAE_PARAMS_COMPLETION_DST, 0x1);
     988                 :          0 :                 params.src_pf_id = pfid;
     989                 :          0 :                 rc = ecore_dmae_grc2host(p_hwfn, p_ptt, addr,
     990                 :          0 :                                          (u64)(osal_uintptr_t)&p_details->value,
     991                 :            :                                          2 /* size_in_dwords */, &params);
     992                 :            :         }
     993                 :            : 
     994         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
     995                 :            :                 return rc;
     996                 :            : 
     997                 :            :         /* Filter mode */
     998                 :          0 :         addr = NIG_REG_LLH_FUNC_FILTER_MODE + filter_idx * 0x4;
     999         [ #  # ]:          0 :         if (b_write_access)
    1000                 :          0 :                 ecore_ppfid_wr(p_hwfn, p_ptt, abs_ppfid, addr, p_details->mode);
    1001                 :            :         else
    1002                 :          0 :                 p_details->mode = ecore_ppfid_rd(p_hwfn, p_ptt, abs_ppfid,
    1003                 :            :                                                  addr);
    1004                 :            : 
    1005                 :            :         /* Filter protocol type */
    1006                 :          0 :         addr = NIG_REG_LLH_FUNC_FILTER_PROTOCOL_TYPE + filter_idx * 0x4;
    1007         [ #  # ]:          0 :         if (b_write_access)
    1008                 :          0 :                 ecore_ppfid_wr(p_hwfn, p_ptt, abs_ppfid, addr,
    1009                 :            :                                p_details->protocol_type);
    1010                 :            :         else
    1011                 :          0 :                 p_details->protocol_type = ecore_ppfid_rd(p_hwfn, p_ptt,
    1012                 :            :                                                           abs_ppfid, addr);
    1013                 :            : 
    1014                 :            :         /* Filter header select */
    1015                 :          0 :         addr = NIG_REG_LLH_FUNC_FILTER_HDR_SEL + filter_idx * 0x4;
    1016         [ #  # ]:          0 :         if (b_write_access)
    1017                 :          0 :                 ecore_ppfid_wr(p_hwfn, p_ptt, abs_ppfid, addr,
    1018                 :            :                                p_details->hdr_sel);
    1019                 :            :         else
    1020                 :          0 :                 p_details->hdr_sel = ecore_ppfid_rd(p_hwfn, p_ptt, abs_ppfid,
    1021                 :            :                                                     addr);
    1022                 :            : 
    1023                 :            :         /* Filter enable - should be done last when adding a filter */
    1024   [ #  #  #  # ]:          0 :         if (!b_write_access || p_details->enable) {
    1025                 :          0 :                 addr = NIG_REG_LLH_FUNC_FILTER_EN + filter_idx * 0x4;
    1026         [ #  # ]:          0 :                 if (b_write_access)
    1027                 :          0 :                         ecore_ppfid_wr(p_hwfn, p_ptt, abs_ppfid, addr,
    1028                 :            :                                        p_details->enable);
    1029                 :            :                 else
    1030                 :          0 :                         p_details->enable = ecore_ppfid_rd(p_hwfn, p_ptt,
    1031                 :            :                                                            abs_ppfid, addr);
    1032                 :            :         }
    1033                 :            : 
    1034                 :            :         return ECORE_SUCCESS;
    1035                 :            : }
    1036                 :            : 
    1037                 :            : static enum _ecore_status_t
    1038                 :          0 : ecore_llh_add_filter(struct ecore_hwfn *p_hwfn, struct ecore_ptt *p_ptt,
    1039                 :            :                         u8 abs_ppfid, u8 filter_idx, u8 filter_prot_type,
    1040                 :            :                         u32 high, u32 low)
    1041                 :            : {
    1042                 :            :         struct ecore_llh_filter_details filter_details;
    1043                 :            : 
    1044                 :          0 :         filter_details.enable = 1;
    1045                 :          0 :         filter_details.value = ((u64)high << 32) | low;
    1046                 :          0 :         filter_details.hdr_sel =
    1047                 :          0 :                 OSAL_GET_BIT(ECORE_MF_OVLAN_CLSS, &p_hwfn->p_dev->mf_bits) ?
    1048                 :          0 :                 1 : /* inner/encapsulated header */
    1049                 :            :                 0;  /* outer/tunnel header */
    1050                 :          0 :         filter_details.protocol_type = filter_prot_type;
    1051                 :          0 :         filter_details.mode = filter_prot_type ?
    1052                 :          0 :                               1 : /* protocol-based classification */
    1053                 :            :                               0;  /* MAC-address based classification */
    1054                 :            : 
    1055                 :          0 :         return ecore_llh_access_filter(p_hwfn, p_ptt, abs_ppfid, filter_idx,
    1056                 :            :                                 &filter_details,
    1057                 :            :                                 true /* write access */);
    1058                 :            : }
    1059                 :            : 
    1060                 :            : static enum _ecore_status_t
    1061                 :          0 : ecore_llh_remove_filter(struct ecore_hwfn *p_hwfn,
    1062                 :            :                            struct ecore_ptt *p_ptt, u8 abs_ppfid, u8 filter_idx)
    1063                 :            : {
    1064                 :            :         struct ecore_llh_filter_details filter_details;
    1065                 :            : 
    1066                 :            :         OSAL_MEMSET(&filter_details, 0, sizeof(filter_details));
    1067                 :            : 
    1068                 :          0 :         return ecore_llh_access_filter(p_hwfn, p_ptt, abs_ppfid, filter_idx,
    1069                 :            :                                        &filter_details,
    1070                 :            :                                        true /* write access */);
    1071                 :            : }
    1072                 :            : 
    1073                 :          0 : enum _ecore_status_t ecore_llh_add_mac_filter(struct ecore_dev *p_dev, u8 ppfid,
    1074                 :            :                                               u8 mac_addr[ETH_ALEN])
    1075                 :            : {
    1076                 :          0 :         struct ecore_hwfn *p_hwfn = ECORE_LEADING_HWFN(p_dev);
    1077                 :          0 :         struct ecore_ptt *p_ptt = ecore_ptt_acquire(p_hwfn);
    1078                 :            :         union ecore_llh_filter filter;
    1079                 :            :         u8 filter_idx, abs_ppfid;
    1080                 :            :         u32 high, low, ref_cnt;
    1081                 :            :         enum _ecore_status_t rc = ECORE_SUCCESS;
    1082                 :            : 
    1083         [ #  # ]:          0 :         if (p_ptt == OSAL_NULL)
    1084                 :            :                 return ECORE_AGAIN;
    1085                 :            : 
    1086         [ #  # ]:          0 :         if (!OSAL_GET_BIT(ECORE_MF_LLH_MAC_CLSS, &p_dev->mf_bits))
    1087                 :          0 :                 goto out;
    1088                 :            : 
    1089                 :            :         OSAL_MEM_ZERO(&filter, sizeof(filter));
    1090                 :            :         OSAL_MEMCPY(filter.mac.addr, mac_addr, ETH_ALEN);
    1091                 :          0 :         rc = ecore_llh_shadow_add_filter(p_dev, ppfid,
    1092                 :            :                                          ECORE_LLH_FILTER_TYPE_MAC,
    1093                 :            :                                          &filter, &filter_idx, &ref_cnt);
    1094         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
    1095                 :          0 :                 goto err;
    1096                 :            : 
    1097                 :          0 :         rc = ecore_abs_ppfid(p_dev, ppfid, &abs_ppfid);
    1098         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
    1099                 :          0 :                 goto err;
    1100                 :            : 
    1101                 :            :         /* Configure the LLH only in case of a new the filter */
    1102         [ #  # ]:          0 :         if (ref_cnt == 1) {
    1103                 :          0 :                 high = mac_addr[1] | (mac_addr[0] << 8);
    1104                 :          0 :                 low = mac_addr[5] | (mac_addr[4] << 8) | (mac_addr[3] << 16) |
    1105                 :          0 :                       (mac_addr[2] << 24);
    1106                 :          0 :                 rc = ecore_llh_add_filter(p_hwfn, p_ptt, abs_ppfid, filter_idx,
    1107                 :            :                                           0, high, low);
    1108         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
    1109                 :          0 :                         goto err;
    1110                 :            :         }
    1111                 :            : 
    1112         [ #  # ]:          0 :         DP_VERBOSE(p_dev, ECORE_MSG_SP,
    1113                 :            :                    "LLH: Added MAC filter [%02hhx:%02hhx:%02hhx:%02hhx:%02hhx:%02hhx] to ppfid %hhd [abs %hhd] at idx %hhd [ref_cnt %d]\n",
    1114                 :            :                    mac_addr[0], mac_addr[1], mac_addr[2], mac_addr[3],
    1115                 :            :                    mac_addr[4], mac_addr[5], ppfid, abs_ppfid, filter_idx,
    1116                 :            :                    ref_cnt);
    1117                 :            : 
    1118                 :          0 :         goto out;
    1119                 :            : 
    1120                 :          0 : err:
    1121                 :          0 :         DP_NOTICE(p_dev, false,
    1122                 :            :                   "LLH: Failed to add MAC filter [%02hhx:%02hhx:%02hhx:%02hhx:%02hhx:%02hhx] to ppfid %hhd\n",
    1123                 :            :                   mac_addr[0], mac_addr[1], mac_addr[2], mac_addr[3],
    1124                 :            :                   mac_addr[4], mac_addr[5], ppfid);
    1125                 :          0 : out:
    1126                 :          0 :         ecore_ptt_release(p_hwfn, p_ptt);
    1127                 :            : 
    1128                 :          0 :         return rc;
    1129                 :            : }
    1130                 :            : 
    1131                 :            : static enum _ecore_status_t
    1132                 :          0 : ecore_llh_protocol_filter_stringify(struct ecore_dev *p_dev,
    1133                 :            :                                     enum ecore_llh_prot_filter_type_t type,
    1134                 :            :                                     u16 source_port_or_eth_type, u16 dest_port,
    1135                 :            :                                     char *str, osal_size_t str_len)
    1136                 :            : {
    1137   [ #  #  #  #  :          0 :         switch (type) {
             #  #  #  # ]
    1138                 :          0 :         case ECORE_LLH_FILTER_ETHERTYPE:
    1139                 :          0 :                 OSAL_SNPRINTF(str, str_len, "Ethertype 0x%04x",
    1140                 :            :                               source_port_or_eth_type);
    1141                 :            :                 break;
    1142                 :          0 :         case ECORE_LLH_FILTER_TCP_SRC_PORT:
    1143                 :          0 :                 OSAL_SNPRINTF(str, str_len, "TCP src port 0x%04x",
    1144                 :            :                               source_port_or_eth_type);
    1145                 :            :                 break;
    1146                 :          0 :         case ECORE_LLH_FILTER_UDP_SRC_PORT:
    1147                 :          0 :                 OSAL_SNPRINTF(str, str_len, "UDP src port 0x%04x",
    1148                 :            :                               source_port_or_eth_type);
    1149                 :            :                 break;
    1150                 :          0 :         case ECORE_LLH_FILTER_TCP_DEST_PORT:
    1151                 :          0 :                 OSAL_SNPRINTF(str, str_len, "TCP dst port 0x%04x", dest_port);
    1152                 :            :                 break;
    1153                 :          0 :         case ECORE_LLH_FILTER_UDP_DEST_PORT:
    1154                 :          0 :                 OSAL_SNPRINTF(str, str_len, "UDP dst port 0x%04x", dest_port);
    1155                 :            :                 break;
    1156                 :          0 :         case ECORE_LLH_FILTER_TCP_SRC_AND_DEST_PORT:
    1157                 :          0 :                 OSAL_SNPRINTF(str, str_len, "TCP src/dst ports 0x%04x/0x%04x",
    1158                 :            :                               source_port_or_eth_type, dest_port);
    1159                 :            :                 break;
    1160                 :          0 :         case ECORE_LLH_FILTER_UDP_SRC_AND_DEST_PORT:
    1161                 :          0 :                 OSAL_SNPRINTF(str, str_len, "UDP src/dst ports 0x%04x/0x%04x",
    1162                 :            :                               source_port_or_eth_type, dest_port);
    1163                 :            :                 break;
    1164                 :            :         default:
    1165                 :          0 :                 DP_NOTICE(p_dev, true,
    1166                 :            :                           "Non valid LLH protocol filter type %d\n", type);
    1167                 :          0 :                 return ECORE_INVAL;
    1168                 :            :         }
    1169                 :            : 
    1170                 :            :         return ECORE_SUCCESS;
    1171                 :            : }
    1172                 :            : 
    1173                 :            : static enum _ecore_status_t
    1174                 :          0 : ecore_llh_protocol_filter_to_hilo(struct ecore_dev *p_dev,
    1175                 :            :                                   enum ecore_llh_prot_filter_type_t type,
    1176                 :            :                                   u16 source_port_or_eth_type, u16 dest_port,
    1177                 :            :                                   u32 *p_high, u32 *p_low)
    1178                 :            : {
    1179                 :          0 :         *p_high = 0;
    1180                 :          0 :         *p_low = 0;
    1181                 :            : 
    1182   [ #  #  #  #  :          0 :         switch (type) {
                      # ]
    1183                 :          0 :         case ECORE_LLH_FILTER_ETHERTYPE:
    1184                 :          0 :                 *p_high = source_port_or_eth_type;
    1185                 :          0 :                 break;
    1186                 :          0 :         case ECORE_LLH_FILTER_TCP_SRC_PORT:
    1187                 :            :         case ECORE_LLH_FILTER_UDP_SRC_PORT:
    1188                 :          0 :                 *p_low = source_port_or_eth_type << 16;
    1189                 :          0 :                 break;
    1190                 :          0 :         case ECORE_LLH_FILTER_TCP_DEST_PORT:
    1191                 :            :         case ECORE_LLH_FILTER_UDP_DEST_PORT:
    1192                 :          0 :                 *p_low = dest_port;
    1193                 :          0 :                 break;
    1194                 :          0 :         case ECORE_LLH_FILTER_TCP_SRC_AND_DEST_PORT:
    1195                 :            :         case ECORE_LLH_FILTER_UDP_SRC_AND_DEST_PORT:
    1196                 :          0 :                 *p_low = (source_port_or_eth_type << 16) | dest_port;
    1197                 :          0 :                 break;
    1198                 :            :         default:
    1199                 :          0 :                 DP_NOTICE(p_dev, true,
    1200                 :            :                           "Non valid LLH protocol filter type %d\n", type);
    1201                 :          0 :                 return ECORE_INVAL;
    1202                 :            :         }
    1203                 :            : 
    1204                 :            :         return ECORE_SUCCESS;
    1205                 :            : }
    1206                 :            : 
    1207                 :            : enum _ecore_status_t
    1208                 :          0 : ecore_llh_add_protocol_filter(struct ecore_dev *p_dev, u8 ppfid,
    1209                 :            :                               enum ecore_llh_prot_filter_type_t type,
    1210                 :            :                               u16 source_port_or_eth_type, u16 dest_port)
    1211                 :            : {
    1212                 :          0 :         struct ecore_hwfn *p_hwfn = ECORE_LEADING_HWFN(p_dev);
    1213                 :          0 :         struct ecore_ptt *p_ptt = ecore_ptt_acquire(p_hwfn);
    1214                 :            :         u8 filter_idx, abs_ppfid, type_bitmap;
    1215                 :            :         char str[32];
    1216                 :            :         union ecore_llh_filter filter;
    1217                 :            :         u32 high, low, ref_cnt;
    1218                 :            :         enum _ecore_status_t rc = ECORE_SUCCESS;
    1219                 :            : 
    1220         [ #  # ]:          0 :         if (p_ptt == OSAL_NULL)
    1221                 :            :                 return ECORE_AGAIN;
    1222                 :            : 
    1223         [ #  # ]:          0 :         if (!OSAL_GET_BIT(ECORE_MF_LLH_PROTO_CLSS, &p_dev->mf_bits))
    1224                 :          0 :                 goto out;
    1225                 :            : 
    1226                 :          0 :         rc = ecore_llh_protocol_filter_stringify(p_dev, type,
    1227                 :            :                                                  source_port_or_eth_type,
    1228                 :            :                                                  dest_port, str, sizeof(str));
    1229         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
    1230                 :          0 :                 goto err;
    1231                 :            : 
    1232                 :            :         OSAL_MEM_ZERO(&filter, sizeof(filter));
    1233                 :          0 :         filter.protocol.type = type;
    1234                 :          0 :         filter.protocol.source_port_or_eth_type = source_port_or_eth_type;
    1235                 :          0 :         filter.protocol.dest_port = dest_port;
    1236                 :          0 :         rc = ecore_llh_shadow_add_filter(p_dev, ppfid,
    1237                 :            :                                          ECORE_LLH_FILTER_TYPE_PROTOCOL,
    1238                 :            :                                          &filter, &filter_idx, &ref_cnt);
    1239         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
    1240                 :          0 :                 goto err;
    1241                 :            : 
    1242                 :          0 :         rc = ecore_abs_ppfid(p_dev, ppfid, &abs_ppfid);
    1243         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
    1244                 :          0 :                 goto err;
    1245                 :            : 
    1246                 :            :         /* Configure the LLH only in case of a new the filter */
    1247         [ #  # ]:          0 :         if (ref_cnt == 1) {
    1248                 :          0 :                 rc = ecore_llh_protocol_filter_to_hilo(p_dev, type,
    1249                 :            :                                                        source_port_or_eth_type,
    1250                 :            :                                                        dest_port, &high, &low);
    1251         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
    1252                 :          0 :                         goto err;
    1253                 :            : 
    1254                 :          0 :                 type_bitmap = 0x1 << type;
    1255                 :          0 :                 rc = ecore_llh_add_filter(p_hwfn, p_ptt, abs_ppfid, filter_idx,
    1256                 :            :                                           type_bitmap, high, low);
    1257         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
    1258                 :          0 :                         goto err;
    1259                 :            :         }
    1260                 :            : 
    1261         [ #  # ]:          0 :         DP_VERBOSE(p_dev, ECORE_MSG_SP,
    1262                 :            :                    "LLH: Added protocol filter [%s] to ppfid %hhd [abs %hhd] at idx %hhd [ref_cnt %d]\n",
    1263                 :            :                    str, ppfid, abs_ppfid, filter_idx, ref_cnt);
    1264                 :            : 
    1265                 :          0 :         goto out;
    1266                 :            : 
    1267                 :          0 : err:
    1268                 :          0 :         DP_NOTICE(p_hwfn, false,
    1269                 :            :                   "LLH: Failed to add protocol filter [%s] to ppfid %hhd\n",
    1270                 :            :                   str, ppfid);
    1271                 :          0 : out:
    1272                 :          0 :         ecore_ptt_release(p_hwfn, p_ptt);
    1273                 :            : 
    1274                 :          0 :         return rc;
    1275                 :            : }
    1276                 :            : 
    1277                 :          0 : void ecore_llh_remove_mac_filter(struct ecore_dev *p_dev, u8 ppfid,
    1278                 :            :                                  u8 mac_addr[ETH_ALEN])
    1279                 :            : {
    1280                 :          0 :         struct ecore_hwfn *p_hwfn = ECORE_LEADING_HWFN(p_dev);
    1281                 :          0 :         struct ecore_ptt *p_ptt = ecore_ptt_acquire(p_hwfn);
    1282                 :            :         union ecore_llh_filter filter;
    1283                 :            :         u8 filter_idx, abs_ppfid;
    1284                 :            :         enum _ecore_status_t rc = ECORE_SUCCESS;
    1285                 :            :         u32 ref_cnt;
    1286                 :            : 
    1287         [ #  # ]:          0 :         if (p_ptt == OSAL_NULL)
    1288                 :          0 :                 return;
    1289                 :            : 
    1290         [ #  # ]:          0 :         if (!OSAL_GET_BIT(ECORE_MF_LLH_MAC_CLSS, &p_dev->mf_bits))
    1291                 :          0 :                 goto out;
    1292                 :            : 
    1293                 :            :         OSAL_MEM_ZERO(&filter, sizeof(filter));
    1294                 :            :         OSAL_MEMCPY(filter.mac.addr, mac_addr, ETH_ALEN);
    1295                 :          0 :         rc = ecore_llh_shadow_remove_filter(p_dev, ppfid, &filter, &filter_idx,
    1296                 :            :                                             &ref_cnt);
    1297         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
    1298                 :          0 :                 goto err;
    1299                 :            : 
    1300                 :          0 :         rc = ecore_abs_ppfid(p_dev, ppfid, &abs_ppfid);
    1301         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
    1302                 :          0 :                 goto err;
    1303                 :            : 
    1304                 :            :         /* Remove from the LLH in case the filter is not in use */
    1305         [ #  # ]:          0 :         if (!ref_cnt) {
    1306                 :          0 :                 rc = ecore_llh_remove_filter(p_hwfn, p_ptt, abs_ppfid,
    1307                 :            :                                              filter_idx);
    1308         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
    1309                 :          0 :                         goto err;
    1310                 :            :         }
    1311                 :            : 
    1312         [ #  # ]:          0 :         DP_VERBOSE(p_dev, ECORE_MSG_SP,
    1313                 :            :                    "LLH: Removed MAC filter [%02hhx:%02hhx:%02hhx:%02hhx:%02hhx:%02hhx] from ppfid %hhd [abs %hhd] at idx %hhd [ref_cnt %d]\n",
    1314                 :            :                    mac_addr[0], mac_addr[1], mac_addr[2], mac_addr[3],
    1315                 :            :                    mac_addr[4], mac_addr[5], ppfid, abs_ppfid, filter_idx,
    1316                 :            :                    ref_cnt);
    1317                 :            : 
    1318                 :          0 :         goto out;
    1319                 :            : 
    1320                 :          0 : err:
    1321                 :          0 :         DP_NOTICE(p_dev, false,
    1322                 :            :                   "LLH: Failed to remove MAC filter [%02hhx:%02hhx:%02hhx:%02hhx:%02hhx:%02hhx] from ppfid %hhd\n",
    1323                 :            :                   mac_addr[0], mac_addr[1], mac_addr[2], mac_addr[3],
    1324                 :            :                   mac_addr[4], mac_addr[5], ppfid);
    1325                 :          0 : out:
    1326                 :          0 :         ecore_ptt_release(p_hwfn, p_ptt);
    1327                 :            : }
    1328                 :            : 
    1329                 :          0 : void ecore_llh_remove_protocol_filter(struct ecore_dev *p_dev, u8 ppfid,
    1330                 :            :                                       enum ecore_llh_prot_filter_type_t type,
    1331                 :            :                                       u16 source_port_or_eth_type,
    1332                 :            :                                       u16 dest_port)
    1333                 :            : {
    1334                 :          0 :         struct ecore_hwfn *p_hwfn = ECORE_LEADING_HWFN(p_dev);
    1335                 :          0 :         struct ecore_ptt *p_ptt = ecore_ptt_acquire(p_hwfn);
    1336                 :            :         u8 filter_idx, abs_ppfid;
    1337                 :            :         char str[32];
    1338                 :            :         union ecore_llh_filter filter;
    1339                 :            :         enum _ecore_status_t rc = ECORE_SUCCESS;
    1340                 :            :         u32 ref_cnt;
    1341                 :            : 
    1342         [ #  # ]:          0 :         if (p_ptt == OSAL_NULL)
    1343                 :          0 :                 return;
    1344                 :            : 
    1345         [ #  # ]:          0 :         if (!OSAL_GET_BIT(ECORE_MF_LLH_PROTO_CLSS, &p_dev->mf_bits))
    1346                 :          0 :                 goto out;
    1347                 :            : 
    1348                 :          0 :         rc = ecore_llh_protocol_filter_stringify(p_dev, type,
    1349                 :            :                                                  source_port_or_eth_type,
    1350                 :            :                                                  dest_port, str, sizeof(str));
    1351         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
    1352                 :          0 :                 goto err;
    1353                 :            : 
    1354                 :            :         OSAL_MEM_ZERO(&filter, sizeof(filter));
    1355                 :          0 :         filter.protocol.type = type;
    1356                 :          0 :         filter.protocol.source_port_or_eth_type = source_port_or_eth_type;
    1357                 :          0 :         filter.protocol.dest_port = dest_port;
    1358                 :          0 :         rc = ecore_llh_shadow_remove_filter(p_dev, ppfid, &filter, &filter_idx,
    1359                 :            :                                             &ref_cnt);
    1360         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
    1361                 :          0 :                 goto err;
    1362                 :            : 
    1363                 :          0 :         rc = ecore_abs_ppfid(p_dev, ppfid, &abs_ppfid);
    1364         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
    1365                 :          0 :                 goto err;
    1366                 :            : 
    1367                 :            :         /* Remove from the LLH in case the filter is not in use */
    1368         [ #  # ]:          0 :         if (!ref_cnt) {
    1369                 :          0 :                 rc = ecore_llh_remove_filter(p_hwfn, p_ptt, abs_ppfid,
    1370                 :            :                                              filter_idx);
    1371         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
    1372                 :          0 :                         goto err;
    1373                 :            :         }
    1374                 :            : 
    1375         [ #  # ]:          0 :         DP_VERBOSE(p_dev, ECORE_MSG_SP,
    1376                 :            :                    "LLH: Removed protocol filter [%s] from ppfid %hhd [abs %hhd] at idx %hhd [ref_cnt %d]\n",
    1377                 :            :                    str, ppfid, abs_ppfid, filter_idx, ref_cnt);
    1378                 :            : 
    1379                 :          0 :         goto out;
    1380                 :            : 
    1381                 :          0 : err:
    1382                 :          0 :         DP_NOTICE(p_dev, false,
    1383                 :            :                   "LLH: Failed to remove protocol filter [%s] from ppfid %hhd\n",
    1384                 :            :                   str, ppfid);
    1385                 :          0 : out:
    1386                 :          0 :         ecore_ptt_release(p_hwfn, p_ptt);
    1387                 :            : }
    1388                 :            : 
    1389                 :          0 : void ecore_llh_clear_ppfid_filters(struct ecore_dev *p_dev, u8 ppfid)
    1390                 :            : {
    1391                 :          0 :         struct ecore_hwfn *p_hwfn = ECORE_LEADING_HWFN(p_dev);
    1392                 :          0 :         struct ecore_ptt *p_ptt = ecore_ptt_acquire(p_hwfn);
    1393                 :            :         u8 filter_idx, abs_ppfid;
    1394                 :            :         enum _ecore_status_t rc = ECORE_SUCCESS;
    1395                 :            : 
    1396         [ #  # ]:          0 :         if (p_ptt == OSAL_NULL)
    1397                 :          0 :                 return;
    1398                 :            : 
    1399   [ #  #  #  # ]:          0 :         if (!OSAL_GET_BIT(ECORE_MF_LLH_PROTO_CLSS, &p_dev->mf_bits) &&
    1400                 :            :             !OSAL_GET_BIT(ECORE_MF_LLH_MAC_CLSS, &p_dev->mf_bits))
    1401                 :          0 :                 goto out;
    1402                 :            : 
    1403                 :          0 :         rc = ecore_abs_ppfid(p_dev, ppfid, &abs_ppfid);
    1404         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
    1405                 :          0 :                 goto out;
    1406                 :            : 
    1407                 :          0 :         rc = ecore_llh_shadow_remove_all_filters(p_dev, ppfid);
    1408         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
    1409                 :          0 :                 goto out;
    1410                 :            : 
    1411         [ #  # ]:          0 :         for (filter_idx = 0; filter_idx < NIG_REG_LLH_FUNC_FILTER_EN_SIZE;
    1412                 :          0 :              filter_idx++) {
    1413                 :          0 :                 rc = ecore_llh_remove_filter(p_hwfn, p_ptt,
    1414                 :            :                                                 abs_ppfid, filter_idx);
    1415         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
    1416                 :          0 :                         goto out;
    1417                 :            :         }
    1418                 :          0 : out:
    1419                 :          0 :         ecore_ptt_release(p_hwfn, p_ptt);
    1420                 :            : }
    1421                 :            : 
    1422         [ #  # ]:          0 : void ecore_llh_clear_all_filters(struct ecore_dev *p_dev)
    1423                 :            : {
    1424                 :            :         u8 ppfid;
    1425                 :            : 
    1426   [ #  #  #  # ]:          0 :         if (!OSAL_GET_BIT(ECORE_MF_LLH_PROTO_CLSS, &p_dev->mf_bits) &&
    1427                 :            :             !OSAL_GET_BIT(ECORE_MF_LLH_MAC_CLSS, &p_dev->mf_bits))
    1428                 :            :                 return;
    1429                 :            : 
    1430         [ #  # ]:          0 :         for (ppfid = 0; ppfid < p_dev->p_llh_info->num_ppfid; ppfid++)
    1431                 :          0 :                 ecore_llh_clear_ppfid_filters(p_dev, ppfid);
    1432                 :            : }
    1433                 :            : 
    1434                 :          0 : enum _ecore_status_t ecore_all_ppfids_wr(struct ecore_hwfn *p_hwfn,
    1435                 :            :                                          struct ecore_ptt *p_ptt, u32 addr,
    1436                 :            :                                          u32 val)
    1437                 :            : {
    1438                 :          0 :         struct ecore_dev *p_dev = p_hwfn->p_dev;
    1439                 :            :         u8 ppfid, abs_ppfid;
    1440                 :            :         enum _ecore_status_t rc;
    1441                 :            : 
    1442         [ #  # ]:          0 :         for (ppfid = 0; ppfid < p_dev->p_llh_info->num_ppfid; ppfid++) {
    1443                 :          0 :                 rc = ecore_abs_ppfid(p_dev, ppfid, &abs_ppfid);
    1444         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
    1445                 :          0 :                         return rc;
    1446                 :            : 
    1447                 :          0 :                 ecore_ppfid_wr(p_hwfn, p_ptt, abs_ppfid, addr, val);
    1448                 :            :         }
    1449                 :            : 
    1450                 :            :         return ECORE_SUCCESS;
    1451                 :            : }
    1452                 :            : 
    1453                 :            : enum _ecore_status_t
    1454                 :          0 : ecore_llh_dump_ppfid(struct ecore_dev *p_dev, u8 ppfid)
    1455                 :            : {
    1456                 :          0 :         struct ecore_hwfn *p_hwfn = ECORE_LEADING_HWFN(p_dev);
    1457                 :          0 :         struct ecore_ptt *p_ptt = ecore_ptt_acquire(p_hwfn);
    1458                 :            :         struct ecore_llh_filter_details filter_details;
    1459                 :            :         u8 abs_ppfid, filter_idx;
    1460                 :            :         u32 addr;
    1461                 :            :         enum _ecore_status_t rc;
    1462                 :            : 
    1463         [ #  # ]:          0 :         if (!p_ptt)
    1464                 :            :                 return ECORE_AGAIN;
    1465                 :            : 
    1466                 :          0 :         rc = ecore_abs_ppfid(p_hwfn->p_dev, ppfid, &abs_ppfid);
    1467         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
    1468                 :          0 :                 goto out;
    1469                 :            : 
    1470                 :          0 :         addr = NIG_REG_PPF_TO_ENGINE_SEL + abs_ppfid * 0x4;
    1471                 :          0 :         DP_NOTICE(p_hwfn, false,
    1472                 :            :                   "[rel_pf_id %hhd, ppfid={rel %hhd, abs %hhd}, engine_sel 0x%x]\n",
    1473                 :            :                   p_hwfn->rel_pf_id, ppfid, abs_ppfid,
    1474                 :            :                   ecore_rd(p_hwfn, p_ptt, addr));
    1475                 :            : 
    1476         [ #  # ]:          0 :         for (filter_idx = 0; filter_idx < NIG_REG_LLH_FUNC_FILTER_EN_SIZE;
    1477                 :          0 :              filter_idx++) {
    1478                 :            :                 OSAL_MEMSET(&filter_details, 0, sizeof(filter_details));
    1479                 :          0 :                 rc =  ecore_llh_access_filter(p_hwfn, p_ptt, abs_ppfid,
    1480                 :            :                                               filter_idx, &filter_details,
    1481                 :            :                                               false /* read access */);
    1482         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
    1483                 :          0 :                         goto out;
    1484                 :            : 
    1485                 :          0 :                 DP_NOTICE(p_hwfn, false,
    1486                 :            :                           "filter %2hhd: enable %d, value 0x%016lx, mode %d, protocol_type 0x%x, hdr_sel 0x%x\n",
    1487                 :            :                           filter_idx, filter_details.enable,
    1488                 :            :                           (unsigned long)filter_details.value,
    1489                 :            :                           filter_details.mode,
    1490                 :            :                           filter_details.protocol_type, filter_details.hdr_sel);
    1491                 :            :         }
    1492                 :            : 
    1493                 :            : 
    1494                 :          0 : out:
    1495                 :          0 :         ecore_ptt_release(p_hwfn, p_ptt);
    1496                 :            : 
    1497                 :          0 :         return rc;
    1498                 :            : }
    1499                 :            : 
    1500                 :          0 : enum _ecore_status_t ecore_llh_dump_all(struct ecore_dev *p_dev)
    1501                 :            : {
    1502                 :            :         u8 ppfid;
    1503                 :            :         enum _ecore_status_t rc;
    1504                 :            : 
    1505         [ #  # ]:          0 :         for (ppfid = 0; ppfid < p_dev->p_llh_info->num_ppfid; ppfid++) {
    1506                 :          0 :                 rc = ecore_llh_dump_ppfid(p_dev, ppfid);
    1507         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
    1508                 :          0 :                         return rc;
    1509                 :            :         }
    1510                 :            : 
    1511                 :            :         return ECORE_SUCCESS;
    1512                 :            : }
    1513                 :            : 
    1514                 :            : /******************************* NIG LLH - End ********************************/
    1515                 :            : 
    1516                 :            : /* Configurable */
    1517                 :            : #define ECORE_MIN_DPIS          (4)     /* The minimal num of DPIs required to
    1518                 :            :                                          * load the driver. The number was
    1519                 :            :                                          * arbitrarily set.
    1520                 :            :                                          */
    1521                 :            : 
    1522                 :            : /* Derived */
    1523                 :            : #define ECORE_MIN_PWM_REGION    (ECORE_WID_SIZE * ECORE_MIN_DPIS)
    1524                 :            : 
    1525                 :          0 : static u32 ecore_hw_bar_size(struct ecore_hwfn *p_hwfn,
    1526                 :            :                              struct ecore_ptt *p_ptt,
    1527                 :            :                              enum BAR_ID bar_id)
    1528                 :            : {
    1529         [ #  # ]:          0 :         u32 bar_reg = (bar_id == BAR_ID_0 ?
    1530                 :            :                        PGLUE_B_REG_PF_BAR0_SIZE : PGLUE_B_REG_PF_BAR1_SIZE);
    1531                 :            :         u32 val;
    1532                 :            : 
    1533         [ #  # ]:          0 :         if (IS_VF(p_hwfn->p_dev))
    1534                 :          0 :                 return ecore_vf_hw_bar_size(p_hwfn, bar_id);
    1535                 :            : 
    1536                 :          0 :         val = ecore_rd(p_hwfn, p_ptt, bar_reg);
    1537         [ #  # ]:          0 :         if (val)
    1538                 :          0 :                 return 1 << (val + 15);
    1539                 :            : 
    1540                 :            :         /* The above registers were updated in the past only in CMT mode. Since
    1541                 :            :          * they were found to be useful MFW started updating them from 8.7.7.0.
    1542                 :            :          * In older MFW versions they are set to 0 which means disabled.
    1543                 :            :          */
    1544         [ #  # ]:          0 :         if (ECORE_IS_CMT(p_hwfn->p_dev)) {
    1545                 :          0 :                 DP_INFO(p_hwfn,
    1546                 :            :                         "BAR size not configured. Assuming BAR size of 256kB for GRC and 512kB for DB\n");
    1547                 :            :                 val = BAR_ID_0 ? 256 * 1024 : 512 * 1024;
    1548                 :            :         } else {
    1549                 :          0 :                 DP_INFO(p_hwfn,
    1550                 :            :                         "BAR size not configured. Assuming BAR size of 512kB for GRC and 512kB for DB\n");
    1551                 :            :                 val = 512 * 1024;
    1552                 :            :         }
    1553                 :            : 
    1554                 :            :         return val;
    1555                 :            : }
    1556                 :            : 
    1557                 :          0 : void ecore_init_dp(struct ecore_dev *p_dev,
    1558                 :            :                    u32 dp_module, u8 dp_level, void *dp_ctx)
    1559                 :            : {
    1560                 :            :         u32 i;
    1561                 :            : 
    1562                 :          0 :         p_dev->dp_level = dp_level;
    1563                 :          0 :         p_dev->dp_module = dp_module;
    1564                 :          0 :         p_dev->dp_ctx = dp_ctx;
    1565         [ #  # ]:          0 :         for (i = 0; i < MAX_HWFNS_PER_DEVICE; i++) {
    1566                 :            :                 struct ecore_hwfn *p_hwfn = &p_dev->hwfns[i];
    1567                 :            : 
    1568                 :          0 :                 p_hwfn->dp_level = dp_level;
    1569                 :          0 :                 p_hwfn->dp_module = dp_module;
    1570                 :          0 :                 p_hwfn->dp_ctx = dp_ctx;
    1571                 :            :         }
    1572                 :          0 : }
    1573                 :            : 
    1574                 :          0 : enum _ecore_status_t ecore_init_struct(struct ecore_dev *p_dev)
    1575                 :            : {
    1576                 :            :         u8 i;
    1577                 :            : 
    1578         [ #  # ]:          0 :         for (i = 0; i < MAX_HWFNS_PER_DEVICE; i++) {
    1579                 :          0 :                 struct ecore_hwfn *p_hwfn = &p_dev->hwfns[i];
    1580                 :            : 
    1581                 :          0 :                 p_hwfn->p_dev = p_dev;
    1582                 :          0 :                 p_hwfn->my_id = i;
    1583                 :          0 :                 p_hwfn->b_active = false;
    1584                 :            : 
    1585                 :            : #ifdef CONFIG_ECORE_LOCK_ALLOC
    1586                 :            :                 if (OSAL_SPIN_LOCK_ALLOC(p_hwfn, &p_hwfn->dmae_info.lock))
    1587                 :            :                         goto handle_err;
    1588                 :            : #endif
    1589                 :            :                 OSAL_SPIN_LOCK_INIT(&p_hwfn->dmae_info.lock);
    1590                 :            :         }
    1591                 :            : 
    1592                 :            :         /* hwfn 0 is always active */
    1593                 :          0 :         p_dev->hwfns[0].b_active = true;
    1594                 :            : 
    1595                 :            :         /* set the default cache alignment to 128 (may be overridden later) */
    1596                 :          0 :         p_dev->cache_shift = 7;
    1597                 :          0 :         return ECORE_SUCCESS;
    1598                 :            : #ifdef CONFIG_ECORE_LOCK_ALLOC
    1599                 :            : handle_err:
    1600                 :            :         while (--i) {
    1601                 :            :                 struct ecore_hwfn *p_hwfn = OSAL_NULL;
    1602                 :            : 
    1603                 :            :                 p_hwfn = &p_dev->hwfns[i];
    1604                 :            :                 OSAL_SPIN_LOCK_DEALLOC(&p_hwfn->dmae_info.lock);
    1605                 :            :         }
    1606                 :            :         return ECORE_NOMEM;
    1607                 :            : #endif
    1608                 :            : }
    1609                 :            : 
    1610                 :          0 : static void ecore_qm_info_free(struct ecore_hwfn *p_hwfn)
    1611                 :            : {
    1612                 :            :         struct ecore_qm_info *qm_info = &p_hwfn->qm_info;
    1613                 :            : 
    1614                 :          0 :         OSAL_FREE(p_hwfn->p_dev, qm_info->qm_pq_params);
    1615                 :          0 :         OSAL_FREE(p_hwfn->p_dev, qm_info->qm_vport_params);
    1616                 :          0 :         OSAL_FREE(p_hwfn->p_dev, qm_info->qm_port_params);
    1617                 :          0 :         OSAL_FREE(p_hwfn->p_dev, qm_info->wfq_data);
    1618                 :          0 : }
    1619                 :            : 
    1620                 :            : static void ecore_dbg_user_data_free(struct ecore_hwfn *p_hwfn)
    1621                 :            : {
    1622                 :          0 :         OSAL_FREE(p_hwfn->p_dev, p_hwfn->dbg_user_info);
    1623                 :            :         p_hwfn->dbg_user_info = OSAL_NULL;
    1624                 :            : }
    1625                 :            : 
    1626                 :          0 : void ecore_resc_free(struct ecore_dev *p_dev)
    1627                 :            : {
    1628                 :            :         int i;
    1629                 :            : 
    1630         [ #  # ]:          0 :         if (IS_VF(p_dev)) {
    1631         [ #  # ]:          0 :                 for_each_hwfn(p_dev, i)
    1632                 :          0 :                         ecore_l2_free(&p_dev->hwfns[i]);
    1633                 :            :                 return;
    1634                 :            :         }
    1635                 :            : 
    1636                 :          0 :         OSAL_FREE(p_dev, p_dev->fw_data);
    1637                 :            : 
    1638                 :          0 :         OSAL_FREE(p_dev, p_dev->reset_stats);
    1639                 :            : 
    1640                 :          0 :         ecore_llh_free(p_dev);
    1641                 :            : 
    1642         [ #  # ]:          0 :         for_each_hwfn(p_dev, i) {
    1643                 :          0 :                 struct ecore_hwfn *p_hwfn = &p_dev->hwfns[i];
    1644                 :            : 
    1645                 :          0 :                 ecore_cxt_mngr_free(p_hwfn);
    1646                 :          0 :                 ecore_qm_info_free(p_hwfn);
    1647                 :          0 :                 ecore_spq_free(p_hwfn);
    1648                 :          0 :                 ecore_eq_free(p_hwfn);
    1649                 :          0 :                 ecore_consq_free(p_hwfn);
    1650                 :          0 :                 ecore_int_free(p_hwfn);
    1651                 :          0 :                 ecore_iov_free(p_hwfn);
    1652                 :          0 :                 ecore_l2_free(p_hwfn);
    1653                 :          0 :                 ecore_dmae_info_free(p_hwfn);
    1654                 :          0 :                 ecore_dcbx_info_free(p_hwfn);
    1655                 :            :                 ecore_dbg_user_data_free(p_hwfn);
    1656                 :          0 :                 ecore_fw_overlay_mem_free(p_hwfn, p_hwfn->fw_overlay_mem);
    1657                 :            :                 /* @@@TBD Flush work-queue ? */
    1658                 :            : 
    1659                 :            :                 /* destroy doorbell recovery mechanism */
    1660                 :          0 :                 ecore_db_recovery_teardown(p_hwfn);
    1661                 :            :         }
    1662                 :            : }
    1663                 :            : 
    1664                 :            : /******************** QM initialization *******************/
    1665                 :            : 
    1666                 :            : /* bitmaps for indicating active traffic classes.
    1667                 :            :  * Special case for Arrowhead 4 port
    1668                 :            :  */
    1669                 :            : /* 0..3 actualy used, 4 serves OOO, 7 serves high priority stuff (e.g. DCQCN) */
    1670                 :            : #define ACTIVE_TCS_BMAP 0x9f
    1671                 :            : /* 0..3 actually used, OOO and high priority stuff all use 3 */
    1672                 :            : #define ACTIVE_TCS_BMAP_4PORT_K2 0xf
    1673                 :            : 
    1674                 :            : /* determines the physical queue flags for a given PF. */
    1675                 :          0 : static u32 ecore_get_pq_flags(struct ecore_hwfn *p_hwfn)
    1676                 :            : {
    1677                 :            :         u32 flags;
    1678                 :            : 
    1679                 :            :         /* common flags */
    1680                 :            :         flags = PQ_FLAGS_LB;
    1681                 :            : 
    1682                 :            :         /* feature flags */
    1683         [ #  # ]:          0 :         if (IS_ECORE_SRIOV(p_hwfn->p_dev))
    1684                 :            :                 flags |= PQ_FLAGS_VFS;
    1685         [ #  # ]:          0 :         if (IS_ECORE_PACING(p_hwfn))
    1686                 :          0 :                 flags |= PQ_FLAGS_RLS;
    1687                 :            : 
    1688                 :            :         /* protocol flags */
    1689   [ #  #  #  #  :          0 :         switch (p_hwfn->hw_info.personality) {
                   #  # ]
    1690                 :          0 :         case ECORE_PCI_ETH:
    1691         [ #  # ]:          0 :                 if (!IS_ECORE_PACING(p_hwfn))
    1692                 :          0 :                         flags |= PQ_FLAGS_MCOS;
    1693                 :            :                 break;
    1694                 :          0 :         case ECORE_PCI_FCOE:
    1695                 :          0 :                 flags |= PQ_FLAGS_OFLD;
    1696                 :          0 :                 break;
    1697                 :          0 :         case ECORE_PCI_ISCSI:
    1698                 :          0 :                 flags |= PQ_FLAGS_ACK | PQ_FLAGS_OOO | PQ_FLAGS_OFLD;
    1699                 :          0 :                 break;
    1700                 :          0 :         case ECORE_PCI_ETH_ROCE:
    1701                 :          0 :                 flags |= PQ_FLAGS_OFLD | PQ_FLAGS_LLT;
    1702         [ #  # ]:          0 :                 if (!IS_ECORE_PACING(p_hwfn))
    1703                 :          0 :                         flags |= PQ_FLAGS_MCOS;
    1704                 :            :                 break;
    1705                 :          0 :         case ECORE_PCI_ETH_IWARP:
    1706                 :          0 :                 flags |= PQ_FLAGS_ACK | PQ_FLAGS_OOO | PQ_FLAGS_OFLD;
    1707         [ #  # ]:          0 :                 if (!IS_ECORE_PACING(p_hwfn))
    1708                 :          0 :                         flags |= PQ_FLAGS_MCOS;
    1709                 :            :                 break;
    1710                 :          0 :         default:
    1711                 :          0 :                 DP_ERR(p_hwfn, "unknown personality %d\n",
    1712                 :            :                        p_hwfn->hw_info.personality);
    1713                 :          0 :                 return 0;
    1714                 :            :         }
    1715                 :            :         return flags;
    1716                 :            : }
    1717                 :            : 
    1718                 :            : /* Getters for resource amounts necessary for qm initialization */
    1719                 :          0 : u8 ecore_init_qm_get_num_tcs(struct ecore_hwfn *p_hwfn)
    1720                 :            : {
    1721                 :          0 :         return p_hwfn->hw_info.num_hw_tc;
    1722                 :            : }
    1723                 :            : 
    1724                 :          0 : u16 ecore_init_qm_get_num_vfs(struct ecore_hwfn *p_hwfn)
    1725                 :            : {
    1726                 :          0 :         return IS_ECORE_SRIOV(p_hwfn->p_dev) ?
    1727         [ #  # ]:          0 :                         p_hwfn->p_dev->p_iov_info->total_vfs : 0;
    1728                 :            : }
    1729                 :            : 
    1730                 :            : #define NUM_DEFAULT_RLS 1
    1731                 :            : 
    1732                 :          0 : u16 ecore_init_qm_get_num_pf_rls(struct ecore_hwfn *p_hwfn)
    1733                 :            : {
    1734                 :          0 :         u16 num_pf_rls, num_vfs = ecore_init_qm_get_num_vfs(p_hwfn);
    1735                 :            : 
    1736                 :            :         /* num RLs can't exceed resource amount of rls or vports or the
    1737                 :            :          * dcqcn qps
    1738                 :            :          */
    1739         [ #  # ]:          0 :         num_pf_rls = (u16)OSAL_MIN_T(u32, RESC_NUM(p_hwfn, ECORE_RL),
    1740                 :            :                                      RESC_NUM(p_hwfn, ECORE_VPORT));
    1741                 :            : 
    1742                 :            :         /* make sure after we reserve the default and VF rls we'll have
    1743                 :            :          * something left
    1744                 :            :          */
    1745         [ #  # ]:          0 :         if (num_pf_rls < num_vfs + NUM_DEFAULT_RLS) {
    1746                 :          0 :                 DP_NOTICE(p_hwfn, false,
    1747                 :            :                           "no rate limiters left for PF rate limiting"
    1748                 :            :                           " [num_pf_rls %d num_vfs %d]\n", num_pf_rls, num_vfs);
    1749                 :          0 :                 return 0;
    1750                 :            :         }
    1751                 :            : 
    1752                 :            :         /* subtract rls necessary for VFs and one default one for the PF */
    1753                 :          0 :         num_pf_rls -= num_vfs + NUM_DEFAULT_RLS;
    1754                 :            : 
    1755                 :          0 :         return num_pf_rls;
    1756                 :            : }
    1757                 :            : 
    1758                 :          0 : u16 ecore_init_qm_get_num_vports(struct ecore_hwfn *p_hwfn)
    1759                 :            : {
    1760                 :          0 :         u32 pq_flags = ecore_get_pq_flags(p_hwfn);
    1761                 :            : 
    1762                 :            :         /* all pqs share the same vport (hence the 1 below), except for vfs
    1763                 :            :          * and pf_rl pqs
    1764                 :            :          */
    1765                 :          0 :         return (!!(PQ_FLAGS_RLS & pq_flags)) *
    1766                 :          0 :                 ecore_init_qm_get_num_pf_rls(p_hwfn) +
    1767                 :          0 :                (!!(PQ_FLAGS_VFS & pq_flags)) *
    1768                 :          0 :                 ecore_init_qm_get_num_vfs(p_hwfn) + 1;
    1769                 :            : }
    1770                 :            : 
    1771                 :            : /* calc amount of PQs according to the requested flags */
    1772                 :          0 : u16 ecore_init_qm_get_num_pqs(struct ecore_hwfn *p_hwfn)
    1773                 :            : {
    1774                 :          0 :         u32 pq_flags = ecore_get_pq_flags(p_hwfn);
    1775                 :            : 
    1776                 :          0 :         return (!!(PQ_FLAGS_RLS & pq_flags)) *
    1777                 :          0 :                 ecore_init_qm_get_num_pf_rls(p_hwfn) +
    1778                 :          0 :                (!!(PQ_FLAGS_MCOS & pq_flags)) *
    1779                 :          0 :                 ecore_init_qm_get_num_tcs(p_hwfn) +
    1780                 :          0 :                (!!(PQ_FLAGS_LB & pq_flags)) +
    1781                 :          0 :                (!!(PQ_FLAGS_OOO & pq_flags)) +
    1782                 :          0 :                (!!(PQ_FLAGS_ACK & pq_flags)) +
    1783                 :          0 :                (!!(PQ_FLAGS_OFLD & pq_flags)) +
    1784                 :          0 :                (!!(PQ_FLAGS_VFS & pq_flags)) *
    1785                 :          0 :                 ecore_init_qm_get_num_vfs(p_hwfn);
    1786                 :            : }
    1787                 :            : 
    1788                 :            : /* initialize the top level QM params */
    1789                 :            : static void ecore_init_qm_params(struct ecore_hwfn *p_hwfn)
    1790                 :            : {
    1791                 :            :         struct ecore_qm_info *qm_info = &p_hwfn->qm_info;
    1792                 :            :         bool four_port;
    1793                 :            : 
    1794                 :            :         /* pq and vport bases for this PF */
    1795                 :          0 :         qm_info->start_pq = (u16)RESC_START(p_hwfn, ECORE_PQ);
    1796                 :          0 :         qm_info->start_vport = (u8)RESC_START(p_hwfn, ECORE_VPORT);
    1797                 :            : 
    1798                 :            :         /* rate limiting and weighted fair queueing are always enabled */
    1799                 :          0 :         qm_info->vport_rl_en = 1;
    1800                 :          0 :         qm_info->vport_wfq_en = 1;
    1801                 :            : 
    1802                 :            :         /* TC config is different for AH 4 port */
    1803                 :          0 :         four_port = p_hwfn->p_dev->num_ports_in_engine == MAX_NUM_PORTS_K2;
    1804                 :            : 
    1805                 :            :         /* in AH 4 port we have fewer TCs per port */
    1806                 :          0 :         qm_info->max_phys_tcs_per_port = four_port ? NUM_PHYS_TCS_4PORT_K2 :
    1807                 :            :                                                      NUM_OF_PHYS_TCS;
    1808                 :            : 
    1809                 :            :         /* unless MFW indicated otherwise, ooo_tc should be 3 for AH 4 port and
    1810                 :            :          * 4 otherwise
    1811                 :            :          */
    1812         [ #  # ]:          0 :         if (!qm_info->ooo_tc)
    1813         [ #  # ]:          0 :                 qm_info->ooo_tc = four_port ? DCBX_TCP_OOO_K2_4PORT_TC :
    1814                 :            :                                               DCBX_TCP_OOO_TC;
    1815                 :            : }
    1816                 :            : 
    1817                 :            : /* initialize qm vport params */
    1818                 :          0 : static void ecore_init_qm_vport_params(struct ecore_hwfn *p_hwfn)
    1819                 :            : {
    1820                 :            :         struct ecore_qm_info *qm_info = &p_hwfn->qm_info;
    1821                 :            :         u8 i;
    1822                 :            : 
    1823                 :            :         /* all vports participate in weighted fair queueing */
    1824         [ #  # ]:          0 :         for (i = 0; i < ecore_init_qm_get_num_vports(p_hwfn); i++)
    1825                 :          0 :                 qm_info->qm_vport_params[i].wfq = 1;
    1826                 :          0 : }
    1827                 :            : 
    1828                 :            : /* initialize qm port params */
    1829                 :          0 : static void ecore_init_qm_port_params(struct ecore_hwfn *p_hwfn)
    1830                 :            : {
    1831                 :            :         /* Initialize qm port parameters */
    1832                 :          0 :         u8 i, active_phys_tcs, num_ports = p_hwfn->p_dev->num_ports_in_engine;
    1833                 :            :         struct ecore_dev *p_dev = p_hwfn->p_dev;
    1834                 :            : 
    1835                 :            :         /* indicate how ooo and high pri traffic is dealt with */
    1836         [ #  # ]:          0 :         active_phys_tcs = num_ports == MAX_NUM_PORTS_K2 ?
    1837                 :            :                 ACTIVE_TCS_BMAP_4PORT_K2 : ACTIVE_TCS_BMAP;
    1838                 :            : 
    1839         [ #  # ]:          0 :         for (i = 0; i < num_ports; i++) {
    1840                 :          0 :                 struct init_qm_port_params *p_qm_port =
    1841                 :          0 :                         &p_hwfn->qm_info.qm_port_params[i];
    1842                 :            :                 u16 pbf_max_cmd_lines;
    1843                 :            : 
    1844                 :          0 :                 p_qm_port->active = 1;
    1845                 :          0 :                 p_qm_port->active_phys_tcs = active_phys_tcs;
    1846                 :          0 :                 pbf_max_cmd_lines = (u16)NUM_OF_PBF_CMD_LINES(p_dev);
    1847                 :          0 :                 p_qm_port->num_pbf_cmd_lines = pbf_max_cmd_lines / num_ports;
    1848                 :          0 :                 p_qm_port->num_btb_blocks =
    1849                 :          0 :                         NUM_OF_BTB_BLOCKS(p_dev) / num_ports;
    1850                 :            :         }
    1851                 :          0 : }
    1852                 :            : 
    1853                 :            : /* Reset the params which must be reset for qm init. QM init may be called as
    1854                 :            :  * a result of flows other than driver load (e.g. dcbx renegotiation). Other
    1855                 :            :  * params may be affected by the init but would simply recalculate to the same
    1856                 :            :  * values. The allocations made for QM init, ports, vports, pqs and vfqs are not
    1857                 :            :  * affected as these amounts stay the same.
    1858                 :            :  */
    1859                 :            : static void ecore_init_qm_reset_params(struct ecore_hwfn *p_hwfn)
    1860                 :            : {
    1861                 :            :         struct ecore_qm_info *qm_info = &p_hwfn->qm_info;
    1862                 :            : 
    1863                 :          0 :         qm_info->num_pqs = 0;
    1864                 :          0 :         qm_info->num_vports = 0;
    1865                 :          0 :         qm_info->num_pf_rls = 0;
    1866                 :          0 :         qm_info->num_vf_pqs = 0;
    1867                 :          0 :         qm_info->first_vf_pq = 0;
    1868                 :          0 :         qm_info->first_mcos_pq = 0;
    1869                 :          0 :         qm_info->first_rl_pq = 0;
    1870                 :            : }
    1871                 :            : 
    1872                 :          0 : static void ecore_init_qm_advance_vport(struct ecore_hwfn *p_hwfn)
    1873                 :            : {
    1874                 :            :         struct ecore_qm_info *qm_info = &p_hwfn->qm_info;
    1875                 :            : 
    1876                 :          0 :         qm_info->num_vports++;
    1877                 :            : 
    1878         [ #  # ]:          0 :         if (qm_info->num_vports > ecore_init_qm_get_num_vports(p_hwfn))
    1879                 :          0 :                 DP_ERR(p_hwfn,
    1880                 :            :                        "vport overflow! qm_info->num_vports %d,"
    1881                 :            :                        " qm_init_get_num_vports() %d\n",
    1882                 :            :                        qm_info->num_vports,
    1883                 :            :                        ecore_init_qm_get_num_vports(p_hwfn));
    1884                 :          0 : }
    1885                 :            : 
    1886                 :            : /* initialize a single pq and manage qm_info resources accounting.
    1887                 :            :  * The pq_init_flags param determines whether the PQ is rate limited
    1888                 :            :  * (for VF or PF)
    1889                 :            :  * and whether a new vport is allocated to the pq or not (i.e. vport will be
    1890                 :            :  * shared)
    1891                 :            :  */
    1892                 :            : 
    1893                 :            : /* flags for pq init */
    1894                 :            : #define PQ_INIT_SHARE_VPORT     (1 << 0)
    1895                 :            : #define PQ_INIT_PF_RL           (1 << 1)
    1896                 :            : #define PQ_INIT_VF_RL           (1 << 2)
    1897                 :            : 
    1898                 :            : /* defines for pq init */
    1899                 :            : #define PQ_INIT_DEFAULT_WRR_GROUP       1
    1900                 :            : #define PQ_INIT_DEFAULT_TC              0
    1901                 :            : #define PQ_INIT_OFLD_TC                 (p_hwfn->hw_info.offload_tc)
    1902                 :            : 
    1903                 :          0 : static void ecore_init_qm_pq(struct ecore_hwfn *p_hwfn,
    1904                 :            :                              struct ecore_qm_info *qm_info,
    1905                 :            :                              u8 tc, u32 pq_init_flags)
    1906                 :            : {
    1907                 :          0 :         u16 pq_idx = qm_info->num_pqs, max_pq =
    1908                 :          0 :                                         ecore_init_qm_get_num_pqs(p_hwfn);
    1909                 :            : 
    1910         [ #  # ]:          0 :         if (pq_idx > max_pq)
    1911                 :          0 :                 DP_ERR(p_hwfn,
    1912                 :            :                        "pq overflow! pq %d, max pq %d\n", pq_idx, max_pq);
    1913                 :            : 
    1914                 :            :         /* init pq params */
    1915                 :          0 :         qm_info->qm_pq_params[pq_idx].port_id = p_hwfn->port_id;
    1916                 :          0 :         qm_info->qm_pq_params[pq_idx].vport_id = qm_info->start_vport +
    1917                 :          0 :                                                  qm_info->num_vports;
    1918                 :          0 :         qm_info->qm_pq_params[pq_idx].tc_id = tc;
    1919                 :          0 :         qm_info->qm_pq_params[pq_idx].wrr_group = PQ_INIT_DEFAULT_WRR_GROUP;
    1920                 :          0 :         qm_info->qm_pq_params[pq_idx].rl_valid =
    1921                 :          0 :                 (pq_init_flags & PQ_INIT_PF_RL ||
    1922                 :            :                  pq_init_flags & PQ_INIT_VF_RL);
    1923                 :            : 
    1924                 :            :         /* The "rl_id" is set as the "vport_id" */
    1925                 :          0 :         qm_info->qm_pq_params[pq_idx].rl_id =
    1926                 :          0 :                 qm_info->qm_pq_params[pq_idx].vport_id;
    1927                 :            : 
    1928                 :            :         /* qm params accounting */
    1929                 :          0 :         qm_info->num_pqs++;
    1930         [ #  # ]:          0 :         if (!(pq_init_flags & PQ_INIT_SHARE_VPORT))
    1931                 :          0 :                 qm_info->num_vports++;
    1932                 :            : 
    1933         [ #  # ]:          0 :         if (pq_init_flags & PQ_INIT_PF_RL)
    1934                 :          0 :                 qm_info->num_pf_rls++;
    1935                 :            : 
    1936         [ #  # ]:          0 :         if (qm_info->num_vports > ecore_init_qm_get_num_vports(p_hwfn))
    1937                 :          0 :                 DP_ERR(p_hwfn,
    1938                 :            :                        "vport overflow! qm_info->num_vports %d,"
    1939                 :            :                        " qm_init_get_num_vports() %d\n",
    1940                 :            :                        qm_info->num_vports,
    1941                 :            :                        ecore_init_qm_get_num_vports(p_hwfn));
    1942                 :            : 
    1943         [ #  # ]:          0 :         if (qm_info->num_pf_rls > ecore_init_qm_get_num_pf_rls(p_hwfn))
    1944                 :          0 :                 DP_ERR(p_hwfn, "rl overflow! qm_info->num_pf_rls %d,"
    1945                 :            :                        " qm_init_get_num_pf_rls() %d\n",
    1946                 :            :                        qm_info->num_pf_rls,
    1947                 :            :                        ecore_init_qm_get_num_pf_rls(p_hwfn));
    1948                 :          0 : }
    1949                 :            : 
    1950                 :            : /* get pq index according to PQ_FLAGS */
    1951                 :          0 : static u16 *ecore_init_qm_get_idx_from_flags(struct ecore_hwfn *p_hwfn,
    1952                 :            :                                              u32 pq_flags)
    1953                 :            : {
    1954                 :            :         struct ecore_qm_info *qm_info = &p_hwfn->qm_info;
    1955                 :            : 
    1956                 :            :         /* Can't have multiple flags set here */
    1957                 :            :         if (OSAL_BITMAP_WEIGHT((unsigned long *)&pq_flags,
    1958                 :            :                                 sizeof(pq_flags)) > 1)
    1959                 :            :                 goto err;
    1960                 :            : 
    1961   [ #  #  #  #  :          0 :         switch (pq_flags) {
             #  #  #  # ]
    1962                 :          0 :         case PQ_FLAGS_RLS:
    1963                 :          0 :                 return &qm_info->first_rl_pq;
    1964                 :          0 :         case PQ_FLAGS_MCOS:
    1965                 :          0 :                 return &qm_info->first_mcos_pq;
    1966                 :          0 :         case PQ_FLAGS_LB:
    1967                 :          0 :                 return &qm_info->pure_lb_pq;
    1968                 :          0 :         case PQ_FLAGS_OOO:
    1969                 :          0 :                 return &qm_info->ooo_pq;
    1970                 :          0 :         case PQ_FLAGS_ACK:
    1971                 :          0 :                 return &qm_info->pure_ack_pq;
    1972                 :          0 :         case PQ_FLAGS_OFLD:
    1973                 :          0 :                 return &qm_info->offload_pq;
    1974                 :          0 :         case PQ_FLAGS_VFS:
    1975                 :          0 :                 return &qm_info->first_vf_pq;
    1976                 :          0 :         default:
    1977                 :          0 :                 goto err;
    1978                 :            :         }
    1979                 :            : 
    1980                 :            : err:
    1981                 :          0 :         DP_ERR(p_hwfn, "BAD pq flags %d\n", pq_flags);
    1982                 :          0 :         return OSAL_NULL;
    1983                 :            : }
    1984                 :            : 
    1985                 :            : /* save pq index in qm info */
    1986                 :            : static void ecore_init_qm_set_idx(struct ecore_hwfn *p_hwfn,
    1987                 :            :                                   u32 pq_flags, u16 pq_val)
    1988                 :            : {
    1989                 :          0 :         u16 *base_pq_idx = ecore_init_qm_get_idx_from_flags(p_hwfn, pq_flags);
    1990                 :            : 
    1991                 :          0 :         *base_pq_idx = p_hwfn->qm_info.start_pq + pq_val;
    1992                 :            : }
    1993                 :            : 
    1994                 :            : /* get tx pq index, with the PQ TX base already set (ready for context init) */
    1995                 :          0 : u16 ecore_get_cm_pq_idx(struct ecore_hwfn *p_hwfn, u32 pq_flags)
    1996                 :            : {
    1997                 :          0 :         u16 *base_pq_idx = ecore_init_qm_get_idx_from_flags(p_hwfn, pq_flags);
    1998                 :            : 
    1999                 :          0 :         return *base_pq_idx + CM_TX_PQ_BASE;
    2000                 :            : }
    2001                 :            : 
    2002                 :          0 : u16 ecore_get_cm_pq_idx_mcos(struct ecore_hwfn *p_hwfn, u8 tc)
    2003                 :            : {
    2004                 :          0 :         u8 max_tc = ecore_init_qm_get_num_tcs(p_hwfn);
    2005                 :            : 
    2006         [ #  # ]:          0 :         if (tc > max_tc)
    2007                 :          0 :                 DP_ERR(p_hwfn, "tc %d must be smaller than %d\n", tc, max_tc);
    2008                 :            : 
    2009                 :          0 :         return ecore_get_cm_pq_idx(p_hwfn, PQ_FLAGS_MCOS) + (tc % max_tc);
    2010                 :            : }
    2011                 :            : 
    2012                 :          0 : u16 ecore_get_cm_pq_idx_vf(struct ecore_hwfn *p_hwfn, u16 vf)
    2013                 :            : {
    2014                 :          0 :         u16 max_vf = ecore_init_qm_get_num_vfs(p_hwfn);
    2015                 :            : 
    2016         [ #  # ]:          0 :         if (vf > max_vf)
    2017                 :          0 :                 DP_ERR(p_hwfn, "vf %d must be smaller than %d\n", vf, max_vf);
    2018                 :            : 
    2019                 :          0 :         return ecore_get_cm_pq_idx(p_hwfn, PQ_FLAGS_VFS) + (vf % max_vf);
    2020                 :            : }
    2021                 :            : 
    2022                 :          0 : u16 ecore_get_cm_pq_idx_rl(struct ecore_hwfn *p_hwfn, u16 rl)
    2023                 :            : {
    2024                 :          0 :         u16 max_rl = ecore_init_qm_get_num_pf_rls(p_hwfn);
    2025                 :            : 
    2026                 :            :         /* for rate limiters, it is okay to use the modulo behavior - no
    2027                 :            :          * DP_ERR
    2028                 :            :          */
    2029                 :          0 :         return ecore_get_cm_pq_idx(p_hwfn, PQ_FLAGS_RLS) + (rl % max_rl);
    2030                 :            : }
    2031                 :            : 
    2032                 :          0 : u16 ecore_get_qm_vport_idx_rl(struct ecore_hwfn *p_hwfn, u16 rl)
    2033                 :            : {
    2034                 :            :         u16 start_pq, pq, qm_pq_idx;
    2035                 :            : 
    2036                 :          0 :         pq = ecore_get_cm_pq_idx_rl(p_hwfn, rl);
    2037                 :          0 :         start_pq = p_hwfn->qm_info.start_pq;
    2038                 :          0 :         qm_pq_idx = pq - start_pq - CM_TX_PQ_BASE;
    2039                 :            : 
    2040         [ #  # ]:          0 :         if (qm_pq_idx > p_hwfn->qm_info.num_pqs) {
    2041                 :          0 :                 DP_ERR(p_hwfn,
    2042                 :            :                        "qm_pq_idx %d must be smaller than %d\n",
    2043                 :            :                         qm_pq_idx, p_hwfn->qm_info.num_pqs);
    2044                 :            :         }
    2045                 :            : 
    2046                 :          0 :         return p_hwfn->qm_info.qm_pq_params[qm_pq_idx].vport_id;
    2047                 :            : }
    2048                 :            : 
    2049                 :            : /* Functions for creating specific types of pqs */
    2050                 :          0 : static void ecore_init_qm_lb_pq(struct ecore_hwfn *p_hwfn)
    2051                 :            : {
    2052                 :          0 :         struct ecore_qm_info *qm_info = &p_hwfn->qm_info;
    2053                 :            : 
    2054         [ #  # ]:          0 :         if (!(ecore_get_pq_flags(p_hwfn) & PQ_FLAGS_LB))
    2055                 :            :                 return;
    2056                 :            : 
    2057                 :          0 :         ecore_init_qm_set_idx(p_hwfn, PQ_FLAGS_LB, qm_info->num_pqs);
    2058                 :          0 :         ecore_init_qm_pq(p_hwfn, qm_info, PURE_LB_TC, PQ_INIT_SHARE_VPORT);
    2059                 :            : }
    2060                 :            : 
    2061                 :          0 : static void ecore_init_qm_ooo_pq(struct ecore_hwfn *p_hwfn)
    2062                 :            : {
    2063                 :          0 :         struct ecore_qm_info *qm_info = &p_hwfn->qm_info;
    2064                 :            : 
    2065         [ #  # ]:          0 :         if (!(ecore_get_pq_flags(p_hwfn) & PQ_FLAGS_OOO))
    2066                 :            :                 return;
    2067                 :            : 
    2068                 :          0 :         ecore_init_qm_set_idx(p_hwfn, PQ_FLAGS_OOO, qm_info->num_pqs);
    2069                 :          0 :         ecore_init_qm_pq(p_hwfn, qm_info, qm_info->ooo_tc, PQ_INIT_SHARE_VPORT);
    2070                 :            : }
    2071                 :            : 
    2072                 :          0 : static void ecore_init_qm_pure_ack_pq(struct ecore_hwfn *p_hwfn)
    2073                 :            : {
    2074                 :          0 :         struct ecore_qm_info *qm_info = &p_hwfn->qm_info;
    2075                 :            : 
    2076         [ #  # ]:          0 :         if (!(ecore_get_pq_flags(p_hwfn) & PQ_FLAGS_ACK))
    2077                 :            :                 return;
    2078                 :            : 
    2079                 :          0 :         ecore_init_qm_set_idx(p_hwfn, PQ_FLAGS_ACK, qm_info->num_pqs);
    2080                 :          0 :         ecore_init_qm_pq(p_hwfn, qm_info, PQ_INIT_OFLD_TC, PQ_INIT_SHARE_VPORT);
    2081                 :            : }
    2082                 :            : 
    2083                 :          0 : static void ecore_init_qm_offload_pq(struct ecore_hwfn *p_hwfn)
    2084                 :            : {
    2085                 :          0 :         struct ecore_qm_info *qm_info = &p_hwfn->qm_info;
    2086                 :            : 
    2087         [ #  # ]:          0 :         if (!(ecore_get_pq_flags(p_hwfn) & PQ_FLAGS_OFLD))
    2088                 :            :                 return;
    2089                 :            : 
    2090                 :          0 :         ecore_init_qm_set_idx(p_hwfn, PQ_FLAGS_OFLD, qm_info->num_pqs);
    2091                 :          0 :         ecore_init_qm_pq(p_hwfn, qm_info, PQ_INIT_OFLD_TC, PQ_INIT_SHARE_VPORT);
    2092                 :            : }
    2093                 :            : 
    2094                 :          0 : static void ecore_init_qm_mcos_pqs(struct ecore_hwfn *p_hwfn)
    2095                 :            : {
    2096                 :          0 :         struct ecore_qm_info *qm_info = &p_hwfn->qm_info;
    2097                 :            :         u8 tc_idx;
    2098                 :            : 
    2099         [ #  # ]:          0 :         if (!(ecore_get_pq_flags(p_hwfn) & PQ_FLAGS_MCOS))
    2100                 :            :                 return;
    2101                 :            : 
    2102                 :          0 :         ecore_init_qm_set_idx(p_hwfn, PQ_FLAGS_MCOS, qm_info->num_pqs);
    2103         [ #  # ]:          0 :         for (tc_idx = 0; tc_idx < ecore_init_qm_get_num_tcs(p_hwfn); tc_idx++)
    2104                 :          0 :                 ecore_init_qm_pq(p_hwfn, qm_info, tc_idx, PQ_INIT_SHARE_VPORT);
    2105                 :            : }
    2106                 :            : 
    2107                 :          0 : static void ecore_init_qm_vf_pqs(struct ecore_hwfn *p_hwfn)
    2108                 :            : {
    2109                 :          0 :         struct ecore_qm_info *qm_info = &p_hwfn->qm_info;
    2110                 :          0 :         u16 vf_idx, num_vfs = ecore_init_qm_get_num_vfs(p_hwfn);
    2111                 :            : 
    2112         [ #  # ]:          0 :         if (!(ecore_get_pq_flags(p_hwfn) & PQ_FLAGS_VFS))
    2113                 :            :                 return;
    2114                 :            : 
    2115                 :          0 :         ecore_init_qm_set_idx(p_hwfn, PQ_FLAGS_VFS, qm_info->num_pqs);
    2116                 :            : 
    2117                 :          0 :         qm_info->num_vf_pqs = num_vfs;
    2118         [ #  # ]:          0 :         for (vf_idx = 0; vf_idx < num_vfs; vf_idx++)
    2119                 :          0 :                 ecore_init_qm_pq(p_hwfn, qm_info, PQ_INIT_DEFAULT_TC,
    2120                 :            :                                  PQ_INIT_VF_RL);
    2121                 :            : }
    2122                 :            : 
    2123                 :          0 : static void ecore_init_qm_rl_pqs(struct ecore_hwfn *p_hwfn)
    2124                 :            : {
    2125                 :          0 :         u16 pf_rls_idx, num_pf_rls = ecore_init_qm_get_num_pf_rls(p_hwfn);
    2126                 :          0 :         struct ecore_qm_info *qm_info = &p_hwfn->qm_info;
    2127                 :            : 
    2128         [ #  # ]:          0 :         if (!(ecore_get_pq_flags(p_hwfn) & PQ_FLAGS_RLS))
    2129                 :            :                 return;
    2130                 :            : 
    2131                 :          0 :         ecore_init_qm_set_idx(p_hwfn, PQ_FLAGS_RLS, qm_info->num_pqs);
    2132         [ #  # ]:          0 :         for (pf_rls_idx = 0; pf_rls_idx < num_pf_rls; pf_rls_idx++)
    2133                 :          0 :                 ecore_init_qm_pq(p_hwfn, qm_info, PQ_INIT_OFLD_TC,
    2134                 :            :                                  PQ_INIT_PF_RL);
    2135                 :            : }
    2136                 :            : 
    2137                 :          0 : static void ecore_init_qm_pq_params(struct ecore_hwfn *p_hwfn)
    2138                 :            : {
    2139                 :            :         /* rate limited pqs, must come first (FW assumption) */
    2140                 :          0 :         ecore_init_qm_rl_pqs(p_hwfn);
    2141                 :            : 
    2142                 :            :         /* pqs for multi cos */
    2143                 :          0 :         ecore_init_qm_mcos_pqs(p_hwfn);
    2144                 :            : 
    2145                 :            :         /* pure loopback pq */
    2146                 :          0 :         ecore_init_qm_lb_pq(p_hwfn);
    2147                 :            : 
    2148                 :            :         /* out of order pq */
    2149                 :          0 :         ecore_init_qm_ooo_pq(p_hwfn);
    2150                 :            : 
    2151                 :            :         /* pure ack pq */
    2152                 :          0 :         ecore_init_qm_pure_ack_pq(p_hwfn);
    2153                 :            : 
    2154                 :            :         /* pq for offloaded protocol */
    2155                 :          0 :         ecore_init_qm_offload_pq(p_hwfn);
    2156                 :            : 
    2157                 :            :         /* done sharing vports */
    2158                 :          0 :         ecore_init_qm_advance_vport(p_hwfn);
    2159                 :            : 
    2160                 :            :         /* pqs for vfs */
    2161                 :          0 :         ecore_init_qm_vf_pqs(p_hwfn);
    2162                 :          0 : }
    2163                 :            : 
    2164                 :            : /* compare values of getters against resources amounts */
    2165                 :          0 : static enum _ecore_status_t ecore_init_qm_sanity(struct ecore_hwfn *p_hwfn)
    2166                 :            : {
    2167                 :          0 :         if (ecore_init_qm_get_num_vports(p_hwfn) >
    2168         [ #  # ]:          0 :             RESC_NUM(p_hwfn, ECORE_VPORT)) {
    2169                 :          0 :                 DP_ERR(p_hwfn, "requested amount of vports exceeds resource\n");
    2170                 :          0 :                 return ECORE_INVAL;
    2171                 :            :         }
    2172                 :            : 
    2173         [ #  # ]:          0 :         if (ecore_init_qm_get_num_pqs(p_hwfn) > RESC_NUM(p_hwfn, ECORE_PQ)) {
    2174                 :          0 :                 DP_ERR(p_hwfn, "requested amount of pqs exceeds resource\n");
    2175                 :          0 :                 return ECORE_INVAL;
    2176                 :            :         }
    2177                 :            : 
    2178                 :            :         return ECORE_SUCCESS;
    2179                 :            : }
    2180                 :            : 
    2181                 :            : /*
    2182                 :            :  * Function for verbose printing of the qm initialization results
    2183                 :            :  */
    2184                 :          0 : static void ecore_dp_init_qm_params(struct ecore_hwfn *p_hwfn)
    2185                 :            : {
    2186                 :            :         struct ecore_qm_info *qm_info = &p_hwfn->qm_info;
    2187                 :            :         struct init_qm_vport_params *vport;
    2188                 :            :         struct init_qm_port_params *port;
    2189                 :            :         struct init_qm_pq_params *pq;
    2190                 :            :         int i, tc;
    2191                 :            : 
    2192                 :            :         /* top level params */
    2193         [ #  # ]:          0 :         DP_VERBOSE(p_hwfn, ECORE_MSG_HW,
    2194                 :            :                    "qm init top level params: start_pq %d, start_vport %d,"
    2195                 :            :                    " pure_lb_pq %d, offload_pq %d, pure_ack_pq %d\n",
    2196                 :            :                    qm_info->start_pq, qm_info->start_vport, qm_info->pure_lb_pq,
    2197                 :            :                    qm_info->offload_pq, qm_info->pure_ack_pq);
    2198         [ #  # ]:          0 :         DP_VERBOSE(p_hwfn, ECORE_MSG_HW,
    2199                 :            :                    "ooo_pq %d, first_vf_pq %d, num_pqs %d, num_vf_pqs %d,"
    2200                 :            :                    " num_vports %d, max_phys_tcs_per_port %d\n",
    2201                 :            :                    qm_info->ooo_pq, qm_info->first_vf_pq, qm_info->num_pqs,
    2202                 :            :                    qm_info->num_vf_pqs, qm_info->num_vports,
    2203                 :            :                    qm_info->max_phys_tcs_per_port);
    2204         [ #  # ]:          0 :         DP_VERBOSE(p_hwfn, ECORE_MSG_HW,
    2205                 :            :                    "pf_rl_en %d, pf_wfq_en %d, vport_rl_en %d, vport_wfq_en %d,"
    2206                 :            :                    " pf_wfq %d, pf_rl %d, num_pf_rls %d, pq_flags %x\n",
    2207                 :            :                    qm_info->pf_rl_en, qm_info->pf_wfq_en, qm_info->vport_rl_en,
    2208                 :            :                    qm_info->vport_wfq_en, qm_info->pf_wfq, qm_info->pf_rl,
    2209                 :            :                    qm_info->num_pf_rls, ecore_get_pq_flags(p_hwfn));
    2210                 :            : 
    2211                 :            :         /* port table */
    2212         [ #  # ]:          0 :         for (i = 0; i < p_hwfn->p_dev->num_ports_in_engine; i++) {
    2213                 :          0 :                 port = &qm_info->qm_port_params[i];
    2214         [ #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_HW,
    2215                 :            :                            "port idx %d, active %d, active_phys_tcs %d,"
    2216                 :            :                            " num_pbf_cmd_lines %d, num_btb_blocks %d,"
    2217                 :            :                            " reserved %d\n",
    2218                 :            :                            i, port->active, port->active_phys_tcs,
    2219                 :            :                            port->num_pbf_cmd_lines, port->num_btb_blocks,
    2220                 :            :                            port->reserved);
    2221                 :            :         }
    2222                 :            : 
    2223                 :            :         /* vport table */
    2224         [ #  # ]:          0 :         for (i = 0; i < qm_info->num_vports; i++) {
    2225                 :          0 :                 vport = &qm_info->qm_vport_params[i];
    2226         [ #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_HW, "vport idx %d, wfq %d, first_tx_pq_id [ ",
    2227                 :            :                            qm_info->start_vport + i, vport->wfq);
    2228         [ #  # ]:          0 :                 for (tc = 0; tc < NUM_OF_TCS; tc++)
    2229         [ #  # ]:          0 :                         DP_VERBOSE(p_hwfn, ECORE_MSG_HW, "%d ",
    2230                 :            :                                    vport->first_tx_pq_id[tc]);
    2231         [ #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_HW, "]\n");
    2232                 :            :         }
    2233                 :            : 
    2234                 :            :         /* pq table */
    2235         [ #  # ]:          0 :         for (i = 0; i < qm_info->num_pqs; i++) {
    2236                 :          0 :                 pq = &qm_info->qm_pq_params[i];
    2237         [ #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_SP,
    2238                 :            :                            "pq idx %d, port %d, vport_id %d, tc %d, wrr_grp %d, rl_valid %d, rl_id %d\n",
    2239                 :            :                            qm_info->start_pq + i, pq->port_id, pq->vport_id,
    2240                 :            :                            pq->tc_id, pq->wrr_group, pq->rl_valid, pq->rl_id);
    2241                 :            :         }
    2242                 :          0 : }
    2243                 :            : 
    2244         [ #  # ]:          0 : static void ecore_init_qm_info(struct ecore_hwfn *p_hwfn)
    2245                 :            : {
    2246                 :            :         /* reset params required for init run */
    2247                 :            :         ecore_init_qm_reset_params(p_hwfn);
    2248                 :            : 
    2249                 :            :         /* init QM top level params */
    2250                 :            :         ecore_init_qm_params(p_hwfn);
    2251                 :            : 
    2252                 :            :         /* init QM port params */
    2253                 :          0 :         ecore_init_qm_port_params(p_hwfn);
    2254                 :            : 
    2255                 :            :         /* init QM vport params */
    2256                 :          0 :         ecore_init_qm_vport_params(p_hwfn);
    2257                 :            : 
    2258                 :            :         /* init QM physical queue params */
    2259                 :          0 :         ecore_init_qm_pq_params(p_hwfn);
    2260                 :            : 
    2261                 :            :         /* display all that init */
    2262                 :          0 :         ecore_dp_init_qm_params(p_hwfn);
    2263                 :          0 : }
    2264                 :            : 
    2265                 :            : /* This function reconfigures the QM pf on the fly.
    2266                 :            :  * For this purpose we:
    2267                 :            :  * 1. reconfigure the QM database
    2268                 :            :  * 2. set new values to runtime array
    2269                 :            :  * 3. send an sdm_qm_cmd through the rbc interface to stop the QM
    2270                 :            :  * 4. activate init tool in QM_PF stage
    2271                 :            :  * 5. send an sdm_qm_cmd through rbc interface to release the QM
    2272                 :            :  */
    2273                 :          0 : enum _ecore_status_t ecore_qm_reconf(struct ecore_hwfn *p_hwfn,
    2274                 :            :                                      struct ecore_ptt *p_ptt)
    2275                 :            : {
    2276                 :            :         struct ecore_qm_info *qm_info = &p_hwfn->qm_info;
    2277                 :            :         bool b_rc;
    2278                 :            :         enum _ecore_status_t rc = ECORE_SUCCESS;
    2279                 :            : 
    2280                 :            :         /* multiple flows can issue qm reconf. Need to lock */
    2281                 :            :         OSAL_SPIN_LOCK(&qm_lock);
    2282                 :            : 
    2283                 :            :         /* initialize ecore's qm data structure */
    2284                 :          0 :         ecore_init_qm_info(p_hwfn);
    2285                 :            : 
    2286                 :            :         /* stop PF's qm queues */
    2287                 :          0 :         b_rc = ecore_send_qm_stop_cmd(p_hwfn, p_ptt, false, true,
    2288                 :          0 :                                       qm_info->start_pq, qm_info->num_pqs);
    2289         [ #  # ]:          0 :         if (!b_rc) {
    2290                 :            :                 rc = ECORE_INVAL;
    2291                 :          0 :                 goto unlock;
    2292                 :            :         }
    2293                 :            : 
    2294                 :            :         /* clear the QM_PF runtime phase leftovers from previous init */
    2295                 :          0 :         ecore_init_clear_rt_data(p_hwfn);
    2296                 :            : 
    2297                 :            :         /* prepare QM portion of runtime array */
    2298                 :          0 :         ecore_qm_init_pf(p_hwfn, p_ptt, false);
    2299                 :            : 
    2300                 :            :         /* activate init tool on runtime array */
    2301                 :          0 :         rc = ecore_init_run(p_hwfn, p_ptt, PHASE_QM_PF, p_hwfn->rel_pf_id,
    2302                 :          0 :                             p_hwfn->hw_info.hw_mode);
    2303                 :            : 
    2304                 :            :         /* start PF's qm queues */
    2305                 :          0 :         b_rc = ecore_send_qm_stop_cmd(p_hwfn, p_ptt, true, true,
    2306                 :          0 :                                       qm_info->start_pq, qm_info->num_pqs);
    2307         [ #  # ]:          0 :         if (!b_rc)
    2308                 :            :                 rc = ECORE_INVAL;
    2309                 :            : 
    2310                 :          0 : unlock:
    2311                 :            :         OSAL_SPIN_UNLOCK(&qm_lock);
    2312                 :            : 
    2313                 :          0 :         return rc;
    2314                 :            : }
    2315                 :            : 
    2316                 :          0 : static enum _ecore_status_t ecore_alloc_qm_data(struct ecore_hwfn *p_hwfn)
    2317                 :            : {
    2318                 :            :         struct ecore_qm_info *qm_info = &p_hwfn->qm_info;
    2319                 :            :         enum _ecore_status_t rc;
    2320                 :            : 
    2321                 :          0 :         rc = ecore_init_qm_sanity(p_hwfn);
    2322         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
    2323                 :          0 :                 goto alloc_err;
    2324                 :            : 
    2325                 :          0 :         qm_info->qm_pq_params = OSAL_ZALLOC(p_hwfn->p_dev, GFP_KERNEL,
    2326                 :            :                                             sizeof(struct init_qm_pq_params) *
    2327                 :            :                                             ecore_init_qm_get_num_pqs(p_hwfn));
    2328         [ #  # ]:          0 :         if (!qm_info->qm_pq_params)
    2329                 :          0 :                 goto alloc_err;
    2330                 :            : 
    2331                 :          0 :         qm_info->qm_vport_params = OSAL_ZALLOC(p_hwfn->p_dev, GFP_KERNEL,
    2332                 :            :                                        sizeof(struct init_qm_vport_params) *
    2333                 :            :                                        ecore_init_qm_get_num_vports(p_hwfn));
    2334         [ #  # ]:          0 :         if (!qm_info->qm_vport_params)
    2335                 :          0 :                 goto alloc_err;
    2336                 :            : 
    2337                 :          0 :         qm_info->qm_port_params = OSAL_ZALLOC(p_hwfn->p_dev, GFP_KERNEL,
    2338                 :            :                                       sizeof(struct init_qm_port_params) *
    2339                 :            :                                       p_hwfn->p_dev->num_ports_in_engine);
    2340         [ #  # ]:          0 :         if (!qm_info->qm_port_params)
    2341                 :          0 :                 goto alloc_err;
    2342                 :            : 
    2343                 :          0 :         qm_info->wfq_data = OSAL_ZALLOC(p_hwfn->p_dev, GFP_KERNEL,
    2344                 :            :                                         sizeof(struct ecore_wfq_data) *
    2345                 :            :                                         ecore_init_qm_get_num_vports(p_hwfn));
    2346         [ #  # ]:          0 :         if (!qm_info->wfq_data)
    2347                 :          0 :                 goto alloc_err;
    2348                 :            : 
    2349                 :            :         return ECORE_SUCCESS;
    2350                 :            : 
    2351                 :          0 : alloc_err:
    2352                 :          0 :         DP_NOTICE(p_hwfn, false, "Failed to allocate memory for QM params\n");
    2353                 :          0 :         ecore_qm_info_free(p_hwfn);
    2354                 :          0 :         return ECORE_NOMEM;
    2355                 :            : }
    2356                 :            : /******************** End QM initialization ***************/
    2357                 :            : 
    2358                 :          0 : enum _ecore_status_t ecore_resc_alloc(struct ecore_dev *p_dev)
    2359                 :            : {
    2360                 :            :         enum _ecore_status_t rc = ECORE_SUCCESS;
    2361                 :            :         enum dbg_status debug_status = DBG_STATUS_OK;
    2362                 :            :         int i;
    2363                 :            : 
    2364         [ #  # ]:          0 :         if (IS_VF(p_dev)) {
    2365         [ #  # ]:          0 :                 for_each_hwfn(p_dev, i) {
    2366                 :          0 :                         rc = ecore_l2_alloc(&p_dev->hwfns[i]);
    2367         [ #  # ]:          0 :                         if (rc != ECORE_SUCCESS)
    2368                 :          0 :                                 return rc;
    2369                 :            :                 }
    2370                 :            :                 return rc;
    2371                 :            :         }
    2372                 :            : 
    2373                 :          0 :         p_dev->fw_data = OSAL_ZALLOC(p_dev, GFP_KERNEL,
    2374                 :            :                                      sizeof(*p_dev->fw_data));
    2375         [ #  # ]:          0 :         if (!p_dev->fw_data)
    2376                 :            :                 return ECORE_NOMEM;
    2377                 :            : 
    2378         [ #  # ]:          0 :         for_each_hwfn(p_dev, i) {
    2379                 :          0 :                 struct ecore_hwfn *p_hwfn = &p_dev->hwfns[i];
    2380                 :            :                 u32 n_eqes, num_cons;
    2381                 :            : 
    2382                 :            :                 /* initialize the doorbell recovery mechanism */
    2383                 :          0 :                 rc = ecore_db_recovery_setup(p_hwfn);
    2384         [ #  # ]:          0 :                 if (rc)
    2385                 :          0 :                         goto alloc_err;
    2386                 :            : 
    2387                 :            :                 /* First allocate the context manager structure */
    2388                 :          0 :                 rc = ecore_cxt_mngr_alloc(p_hwfn);
    2389         [ #  # ]:          0 :                 if (rc)
    2390                 :          0 :                         goto alloc_err;
    2391                 :            : 
    2392                 :            :                 /* Set the HW cid/tid numbers (in the context manager)
    2393                 :            :                  * Must be done prior to any further computations.
    2394                 :            :                  */
    2395                 :          0 :                 rc = ecore_cxt_set_pf_params(p_hwfn);
    2396         [ #  # ]:          0 :                 if (rc)
    2397                 :          0 :                         goto alloc_err;
    2398                 :            : 
    2399                 :          0 :                 rc = ecore_alloc_qm_data(p_hwfn);
    2400         [ #  # ]:          0 :                 if (rc)
    2401                 :          0 :                         goto alloc_err;
    2402                 :            : 
    2403                 :            :                 /* init qm info */
    2404                 :          0 :                 ecore_init_qm_info(p_hwfn);
    2405                 :            : 
    2406                 :            :                 /* Compute the ILT client partition */
    2407                 :          0 :                 rc = ecore_cxt_cfg_ilt_compute(p_hwfn);
    2408         [ #  # ]:          0 :                 if (rc)
    2409                 :          0 :                         goto alloc_err;
    2410                 :            : 
    2411                 :            :                 /* CID map / ILT shadow table / T2
    2412                 :            :                  * The talbes sizes are determined by the computations above
    2413                 :            :                  */
    2414                 :          0 :                 rc = ecore_cxt_tables_alloc(p_hwfn);
    2415         [ #  # ]:          0 :                 if (rc)
    2416                 :          0 :                         goto alloc_err;
    2417                 :            : 
    2418                 :            :                 /* SPQ, must follow ILT because initializes SPQ context */
    2419                 :          0 :                 rc = ecore_spq_alloc(p_hwfn);
    2420         [ #  # ]:          0 :                 if (rc)
    2421                 :          0 :                         goto alloc_err;
    2422                 :            : 
    2423                 :            :                 /* SP status block allocation */
    2424                 :          0 :                 p_hwfn->p_dpc_ptt = ecore_get_reserved_ptt(p_hwfn,
    2425                 :            :                                                            RESERVED_PTT_DPC);
    2426                 :            : 
    2427                 :          0 :                 rc = ecore_int_alloc(p_hwfn, p_hwfn->p_main_ptt);
    2428         [ #  # ]:          0 :                 if (rc)
    2429                 :          0 :                         goto alloc_err;
    2430                 :            : 
    2431                 :          0 :                 rc = ecore_iov_alloc(p_hwfn);
    2432         [ #  # ]:          0 :                 if (rc)
    2433                 :          0 :                         goto alloc_err;
    2434                 :            : 
    2435                 :            :                 /* EQ */
    2436         [ #  # ]:          0 :                 n_eqes = ecore_chain_get_capacity(&p_hwfn->p_spq->chain);
    2437         [ #  # ]:          0 :                 if (ECORE_IS_RDMA_PERSONALITY(p_hwfn)) {
    2438                 :            :                         /* Calculate the EQ size
    2439                 :            :                          * ---------------------
    2440                 :            :                          * Each ICID may generate up to one event at a time i.e.
    2441                 :            :                          * the event must be handled/cleared before a new one
    2442                 :            :                          * can be generated. We calculate the sum of events per
    2443                 :            :                          * protocol and create an EQ deep enough to handle the
    2444                 :            :                          * worst case:
    2445                 :            :                          * - Core - according to SPQ.
    2446                 :            :                          * - RoCE - per QP there are a couple of ICIDs, one
    2447                 :            :                          *        responder and one requester, each can
    2448                 :            :                          *        generate an EQE => n_eqes_qp = 2 * n_qp.
    2449                 :            :                          *        Each CQ can generate an EQE. There are 2 CQs
    2450                 :            :                          *        per QP => n_eqes_cq = 2 * n_qp.
    2451                 :            :                          *        Hence the RoCE total is 4 * n_qp or
    2452                 :            :                          *        2 * num_cons.
    2453                 :            :                          * - ENet - There can be up to two events per VF. One
    2454                 :            :                          *        for VF-PF channel and another for VF FLR
    2455                 :            :                          *        initial cleanup. The number of VFs is
    2456                 :            :                          *        bounded by MAX_NUM_VFS_BB, and is much
    2457                 :            :                          *        smaller than RoCE's so we avoid exact
    2458                 :            :                          *        calculation.
    2459                 :            :                          */
    2460         [ #  # ]:          0 :                         if (ECORE_IS_ROCE_PERSONALITY(p_hwfn)) {
    2461                 :            :                                 num_cons =
    2462                 :          0 :                                     ecore_cxt_get_proto_cid_count(
    2463                 :            :                                                 p_hwfn,
    2464                 :            :                                                 PROTOCOLID_ROCE,
    2465                 :            :                                                 OSAL_NULL);
    2466                 :          0 :                                 num_cons *= 2;
    2467                 :            :                         } else {
    2468                 :          0 :                                 num_cons = ecore_cxt_get_proto_cid_count(
    2469                 :            :                                                 p_hwfn,
    2470                 :            :                                                 PROTOCOLID_IWARP,
    2471                 :            :                                                 OSAL_NULL);
    2472                 :            :                         }
    2473                 :          0 :                         n_eqes += num_cons + 2 * MAX_NUM_VFS_BB;
    2474         [ #  # ]:          0 :                 } else if (p_hwfn->hw_info.personality == ECORE_PCI_ISCSI) {
    2475                 :            :                         num_cons =
    2476                 :          0 :                             ecore_cxt_get_proto_cid_count(p_hwfn,
    2477                 :            :                                                           PROTOCOLID_ISCSI,
    2478                 :            :                                                           OSAL_NULL);
    2479                 :          0 :                         n_eqes += 2 * num_cons;
    2480                 :            :                 }
    2481                 :            : 
    2482         [ #  # ]:          0 :                 if (n_eqes > 0xFFFF) {
    2483                 :          0 :                         DP_ERR(p_hwfn, "Cannot allocate 0x%x EQ elements."
    2484                 :            :                                        "The maximum of a u16 chain is 0x%x\n",
    2485                 :            :                                n_eqes, 0xFFFF);
    2486                 :          0 :                         goto alloc_no_mem;
    2487                 :            :                 }
    2488                 :            : 
    2489                 :          0 :                 rc = ecore_eq_alloc(p_hwfn, (u16)n_eqes);
    2490         [ #  # ]:          0 :                 if (rc)
    2491                 :          0 :                         goto alloc_err;
    2492                 :            : 
    2493                 :          0 :                 rc = ecore_consq_alloc(p_hwfn);
    2494         [ #  # ]:          0 :                 if (rc)
    2495                 :          0 :                         goto alloc_err;
    2496                 :            : 
    2497                 :          0 :                 rc = ecore_l2_alloc(p_hwfn);
    2498         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
    2499                 :          0 :                         goto alloc_err;
    2500                 :            : 
    2501                 :            :                 /* DMA info initialization */
    2502                 :          0 :                 rc = ecore_dmae_info_alloc(p_hwfn);
    2503         [ #  # ]:          0 :                 if (rc) {
    2504                 :          0 :                         DP_NOTICE(p_hwfn, false, "Failed to allocate memory for dmae_info structure\n");
    2505                 :          0 :                         goto alloc_err;
    2506                 :            :                 }
    2507                 :            : 
    2508                 :            :                 /* DCBX initialization */
    2509                 :          0 :                 rc = ecore_dcbx_info_alloc(p_hwfn);
    2510         [ #  # ]:          0 :                 if (rc) {
    2511                 :          0 :                         DP_NOTICE(p_hwfn, false,
    2512                 :            :                                   "Failed to allocate memory for dcbx structure\n");
    2513                 :          0 :                         goto alloc_err;
    2514                 :            :                 }
    2515                 :            : 
    2516                 :          0 :                 debug_status = OSAL_DBG_ALLOC_USER_DATA(p_hwfn,
    2517                 :            :                                                         &p_hwfn->dbg_user_info);
    2518         [ #  # ]:          0 :                 if (debug_status) {
    2519                 :          0 :                         DP_NOTICE(p_hwfn, false,
    2520                 :            :                                   "Failed to allocate dbg user info structure\n");
    2521                 :          0 :                         rc = (enum _ecore_status_t)debug_status;
    2522                 :          0 :                         goto alloc_err;
    2523                 :            :                 }
    2524                 :            : 
    2525                 :          0 :                 debug_status = OSAL_DBG_ALLOC_USER_DATA(p_hwfn,
    2526                 :            :                                                         &p_hwfn->dbg_user_info);
    2527         [ #  # ]:          0 :                 if (debug_status) {
    2528                 :          0 :                         DP_NOTICE(p_hwfn, false,
    2529                 :            :                                   "Failed to allocate dbg user info structure\n");
    2530                 :          0 :                         rc = (enum _ecore_status_t)debug_status;
    2531                 :          0 :                         goto alloc_err;
    2532                 :            :                 }
    2533                 :            :         } /* hwfn loop */
    2534                 :            : 
    2535                 :          0 :         rc = ecore_llh_alloc(p_dev);
    2536         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS) {
    2537                 :          0 :                 DP_NOTICE(p_dev, true,
    2538                 :            :                           "Failed to allocate memory for the llh_info structure\n");
    2539                 :          0 :                 goto alloc_err;
    2540                 :            :         }
    2541                 :            : 
    2542                 :          0 :         p_dev->reset_stats = OSAL_ZALLOC(p_dev, GFP_KERNEL,
    2543                 :            :                                          sizeof(*p_dev->reset_stats));
    2544         [ #  # ]:          0 :         if (!p_dev->reset_stats) {
    2545                 :          0 :                 DP_NOTICE(p_dev, false, "Failed to allocate reset statistics\n");
    2546                 :          0 :                 goto alloc_no_mem;
    2547                 :            :         }
    2548                 :            : 
    2549                 :            :         return ECORE_SUCCESS;
    2550                 :            : 
    2551                 :            : alloc_no_mem:
    2552                 :            :         rc = ECORE_NOMEM;
    2553                 :          0 : alloc_err:
    2554                 :          0 :         ecore_resc_free(p_dev);
    2555                 :          0 :         return rc;
    2556                 :            : }
    2557                 :            : 
    2558                 :          0 : void ecore_resc_setup(struct ecore_dev *p_dev)
    2559                 :            : {
    2560                 :            :         int i;
    2561                 :            : 
    2562         [ #  # ]:          0 :         if (IS_VF(p_dev)) {
    2563         [ #  # ]:          0 :                 for_each_hwfn(p_dev, i)
    2564                 :          0 :                         ecore_l2_setup(&p_dev->hwfns[i]);
    2565                 :            :                 return;
    2566                 :            :         }
    2567                 :            : 
    2568         [ #  # ]:          0 :         for_each_hwfn(p_dev, i) {
    2569                 :          0 :                 struct ecore_hwfn *p_hwfn = &p_dev->hwfns[i];
    2570                 :            : 
    2571                 :          0 :                 ecore_cxt_mngr_setup(p_hwfn);
    2572                 :          0 :                 ecore_spq_setup(p_hwfn);
    2573                 :          0 :                 ecore_eq_setup(p_hwfn);
    2574                 :          0 :                 ecore_consq_setup(p_hwfn);
    2575                 :            : 
    2576                 :            :                 /* Read shadow of current MFW mailbox */
    2577                 :          0 :                 ecore_mcp_read_mb(p_hwfn, p_hwfn->p_main_ptt);
    2578                 :          0 :                 OSAL_MEMCPY(p_hwfn->mcp_info->mfw_mb_shadow,
    2579                 :            :                             p_hwfn->mcp_info->mfw_mb_cur,
    2580                 :            :                             p_hwfn->mcp_info->mfw_mb_length);
    2581                 :            : 
    2582                 :          0 :                 ecore_int_setup(p_hwfn, p_hwfn->p_main_ptt);
    2583                 :            : 
    2584                 :          0 :                 ecore_l2_setup(p_hwfn);
    2585                 :          0 :                 ecore_iov_setup(p_hwfn);
    2586                 :            :         }
    2587                 :            : }
    2588                 :            : 
    2589                 :            : #define FINAL_CLEANUP_POLL_CNT  (100)
    2590                 :            : #define FINAL_CLEANUP_POLL_TIME (10)
    2591                 :          0 : enum _ecore_status_t ecore_final_cleanup(struct ecore_hwfn *p_hwfn,
    2592                 :            :                                          struct ecore_ptt *p_ptt,
    2593                 :            :                                          u16 id, bool is_vf)
    2594                 :            : {
    2595                 :            :         u32 command = 0, addr, count = FINAL_CLEANUP_POLL_CNT;
    2596                 :            :         enum _ecore_status_t rc = ECORE_TIMEOUT;
    2597                 :            : 
    2598                 :            : #ifndef ASIC_ONLY
    2599         [ #  # ]:          0 :         if (CHIP_REV_IS_TEDIBEAR(p_hwfn->p_dev) ||
    2600   [ #  #  #  # ]:          0 :             CHIP_REV_IS_SLOW(p_hwfn->p_dev)) {
    2601                 :          0 :                 DP_INFO(p_hwfn, "Skipping final cleanup for non-ASIC\n");
    2602                 :          0 :                 return ECORE_SUCCESS;
    2603                 :            :         }
    2604                 :            : #endif
    2605                 :            : 
    2606                 :          0 :         addr = GTT_BAR0_MAP_REG_USDM_RAM +
    2607                 :          0 :             USTORM_FLR_FINAL_ACK_OFFSET(p_hwfn->rel_pf_id);
    2608                 :            : 
    2609         [ #  # ]:          0 :         if (is_vf)
    2610                 :          0 :                 id += 0x10;
    2611                 :            : 
    2612                 :            :         command |= X_FINAL_CLEANUP_AGG_INT <<
    2613                 :            :             SDM_AGG_INT_COMP_PARAMS_AGG_INT_INDEX_SHIFT;
    2614                 :            :         command |= 1 << SDM_AGG_INT_COMP_PARAMS_AGG_VECTOR_ENABLE_SHIFT;
    2615                 :          0 :         command |= id << SDM_AGG_INT_COMP_PARAMS_AGG_VECTOR_BIT_SHIFT;
    2616                 :          0 :         command |= SDM_COMP_TYPE_AGG_INT << SDM_OP_GEN_COMP_TYPE_SHIFT;
    2617                 :            : 
    2618                 :            : /* Make sure notification is not set before initiating final cleanup */
    2619                 :            : 
    2620         [ #  # ]:          0 :         if (REG_RD(p_hwfn, addr)) {
    2621                 :          0 :                 DP_NOTICE(p_hwfn, false,
    2622                 :            :                           "Unexpected; Found final cleanup notification");
    2623                 :          0 :                 DP_NOTICE(p_hwfn, false,
    2624                 :            :                           " before initiating final cleanup\n");
    2625                 :          0 :                 REG_WR(p_hwfn, addr, 0);
    2626                 :            :         }
    2627                 :            : 
    2628         [ #  # ]:          0 :         DP_VERBOSE(p_hwfn, ECORE_MSG_IOV,
    2629                 :            :                    "Sending final cleanup for PFVF[%d] [Command %08x]\n",
    2630                 :            :                    id, command);
    2631                 :            : 
    2632                 :          0 :         ecore_wr(p_hwfn, p_ptt, XSDM_REG_OPERATION_GEN, command);
    2633                 :            : 
    2634                 :            :         /* Poll until completion */
    2635   [ #  #  #  # ]:          0 :         while (!REG_RD(p_hwfn, addr) && count--)
    2636                 :          0 :                 OSAL_MSLEEP(FINAL_CLEANUP_POLL_TIME);
    2637                 :            : 
    2638         [ #  # ]:          0 :         if (REG_RD(p_hwfn, addr))
    2639                 :            :                 rc = ECORE_SUCCESS;
    2640                 :            :         else
    2641                 :          0 :                 DP_NOTICE(p_hwfn, true,
    2642                 :            :                           "Failed to receive FW final cleanup notification\n");
    2643                 :            : 
    2644                 :            :         /* Cleanup afterwards */
    2645                 :          0 :         REG_WR(p_hwfn, addr, 0);
    2646                 :            : 
    2647                 :          0 :         return rc;
    2648                 :            : }
    2649                 :            : 
    2650                 :          0 : static enum _ecore_status_t ecore_calc_hw_mode(struct ecore_hwfn *p_hwfn)
    2651                 :            : {
    2652                 :            :         int hw_mode = 0;
    2653                 :            : 
    2654         [ #  # ]:          0 :         if (ECORE_IS_BB(p_hwfn->p_dev)) {
    2655                 :            :                 hw_mode |= 1 << MODE_BB;
    2656         [ #  # ]:          0 :         } else if (ECORE_IS_AH(p_hwfn->p_dev)) {
    2657                 :            :                 hw_mode |= 1 << MODE_K2;
    2658                 :            :         } else {
    2659                 :          0 :                 DP_NOTICE(p_hwfn, true, "Unknown chip type %#x\n",
    2660                 :            :                           p_hwfn->p_dev->type);
    2661                 :          0 :                 return ECORE_INVAL;
    2662                 :            :         }
    2663                 :            : 
    2664                 :            :         /* Ports per engine is based on the values in CNIG_REG_NW_PORT_MODE */
    2665   [ #  #  #  # ]:          0 :         switch (p_hwfn->p_dev->num_ports_in_engine) {
    2666                 :          0 :         case 1:
    2667                 :          0 :                 hw_mode |= 1 << MODE_PORTS_PER_ENG_1;
    2668                 :          0 :                 break;
    2669                 :          0 :         case 2:
    2670                 :          0 :                 hw_mode |= 1 << MODE_PORTS_PER_ENG_2;
    2671                 :          0 :                 break;
    2672                 :          0 :         case 4:
    2673                 :          0 :                 hw_mode |= 1 << MODE_PORTS_PER_ENG_4;
    2674                 :          0 :                 break;
    2675                 :            :         default:
    2676                 :          0 :                 DP_NOTICE(p_hwfn, true,
    2677                 :            :                           "num_ports_in_engine = %d not supported\n",
    2678                 :            :                           p_hwfn->p_dev->num_ports_in_engine);
    2679                 :          0 :                 return ECORE_INVAL;
    2680                 :            :         }
    2681                 :            : 
    2682         [ #  # ]:          0 :         if (OSAL_GET_BIT(ECORE_MF_OVLAN_CLSS, &p_hwfn->p_dev->mf_bits))
    2683                 :          0 :                 hw_mode |= 1 << MODE_MF_SD;
    2684                 :            :         else
    2685                 :          0 :                 hw_mode |= 1 << MODE_MF_SI;
    2686                 :            : 
    2687                 :            : #ifndef ASIC_ONLY
    2688   [ #  #  #  # ]:          0 :         if (CHIP_REV_IS_SLOW(p_hwfn->p_dev)) {
    2689         [ #  # ]:          0 :                 if (CHIP_REV_IS_FPGA(p_hwfn->p_dev)) {
    2690                 :          0 :                         hw_mode |= 1 << MODE_FPGA;
    2691                 :            :                 } else {
    2692         [ #  # ]:          0 :                         if (p_hwfn->p_dev->b_is_emul_full)
    2693                 :          0 :                                 hw_mode |= 1 << MODE_EMUL_FULL;
    2694                 :            :                         else
    2695                 :          0 :                                 hw_mode |= 1 << MODE_EMUL_REDUCED;
    2696                 :            :                 }
    2697                 :            :         } else
    2698                 :            : #endif
    2699                 :          0 :                 hw_mode |= 1 << MODE_ASIC;
    2700                 :            : 
    2701         [ #  # ]:          0 :         if (ECORE_IS_CMT(p_hwfn->p_dev))
    2702                 :          0 :                 hw_mode |= 1 << MODE_100G;
    2703                 :            : 
    2704                 :          0 :         p_hwfn->hw_info.hw_mode = hw_mode;
    2705                 :            : 
    2706         [ #  # ]:          0 :         DP_VERBOSE(p_hwfn, (ECORE_MSG_PROBE | ECORE_MSG_IFUP),
    2707                 :            :                    "Configuring function for hw_mode: 0x%08x\n",
    2708                 :            :                    p_hwfn->hw_info.hw_mode);
    2709                 :            : 
    2710                 :            :         return ECORE_SUCCESS;
    2711                 :            : }
    2712                 :            : 
    2713                 :            : #ifndef ASIC_ONLY
    2714                 :            : /* MFW-replacement initializations for emulation */
    2715                 :          0 : static enum _ecore_status_t ecore_hw_init_chip(struct ecore_dev *p_dev,
    2716                 :            :                                                struct ecore_ptt *p_ptt)
    2717                 :            : {
    2718                 :          0 :         struct ecore_hwfn *p_hwfn = ECORE_LEADING_HWFN(p_dev);
    2719                 :            :         u32 pl_hv, wr_mbs;
    2720                 :            :         int i, pos;
    2721                 :            :         u16 ctrl = 0;
    2722                 :            : 
    2723         [ #  # ]:          0 :         if (!CHIP_REV_IS_EMUL(p_dev)) {
    2724                 :          0 :                 DP_NOTICE(p_dev, false,
    2725                 :            :                           "ecore_hw_init_chip() shouldn't be called in a non-emulation environment\n");
    2726                 :          0 :                 return ECORE_INVAL;
    2727                 :            :         }
    2728                 :            : 
    2729         [ #  # ]:          0 :         pl_hv = ECORE_IS_BB(p_dev) ? 0x1 : 0x401;
    2730                 :          0 :         ecore_wr(p_hwfn, p_ptt, MISCS_REG_RESET_PL_HV + 4, pl_hv);
    2731                 :            : 
    2732         [ #  # ]:          0 :         if (ECORE_IS_AH(p_dev))
    2733                 :          0 :                 ecore_wr(p_hwfn, p_ptt, MISCS_REG_RESET_PL_HV_2_K2, 0x3ffffff);
    2734                 :            : 
    2735                 :            :         /* Initialize port mode to 4x10G_E (10G with 4x10 SERDES) */
    2736         [ #  # ]:          0 :         if (ECORE_IS_BB(p_dev))
    2737                 :          0 :                 ecore_wr(p_hwfn, p_ptt, CNIG_REG_NW_PORT_MODE_BB, 4);
    2738                 :            : 
    2739         [ #  # ]:          0 :         if (ECORE_IS_AH(p_dev)) {
    2740                 :            :                 /* 2 for 4-port, 1 for 2-port, 0 for 1-port */
    2741                 :          0 :                 ecore_wr(p_hwfn, p_ptt, MISC_REG_PORT_MODE,
    2742                 :          0 :                          p_dev->num_ports_in_engine >> 1);
    2743                 :            : 
    2744                 :          0 :                 ecore_wr(p_hwfn, p_ptt, MISC_REG_BLOCK_256B_EN,
    2745         [ #  # ]:          0 :                          p_dev->num_ports_in_engine == 4 ? 0 : 3);
    2746                 :            :         }
    2747                 :            : 
    2748                 :            :         /* Signal the PSWRQ block to start initializing internal memories */
    2749                 :          0 :         ecore_wr(p_hwfn, p_ptt, PSWRQ2_REG_RBC_DONE, 1);
    2750         [ #  # ]:          0 :         for (i = 0; i < 100; i++) {
    2751                 :          0 :                 OSAL_UDELAY(50);
    2752         [ #  # ]:          0 :                 if (ecore_rd(p_hwfn, p_ptt, PSWRQ2_REG_CFG_DONE) == 1)
    2753                 :            :                         break;
    2754                 :            :         }
    2755         [ #  # ]:          0 :         if (i == 100) {
    2756                 :          0 :                 DP_NOTICE(p_hwfn, true,
    2757                 :            :                           "RBC done failed to complete in PSWRQ2\n");
    2758                 :          0 :                 return ECORE_TIMEOUT;
    2759                 :            :         }
    2760                 :            : 
    2761                 :            :         /* Indicate PSWRQ to initialize steering tag table with zeros */
    2762                 :          0 :         ecore_wr(p_hwfn, p_ptt, PSWRQ2_REG_RESET_STT, 1);
    2763         [ #  # ]:          0 :         for (i = 0; i < 100; i++) {
    2764                 :          0 :                 OSAL_UDELAY(50);
    2765         [ #  # ]:          0 :                 if (!ecore_rd(p_hwfn, p_ptt, PSWRQ2_REG_RESET_STT))
    2766                 :            :                         break;
    2767                 :            :         }
    2768         [ #  # ]:          0 :         if (i == 100) {
    2769                 :          0 :                 DP_NOTICE(p_hwfn, true,
    2770                 :            :                           "Steering tag table initialization failed to complete in PSWRQ2\n");
    2771                 :          0 :                 return ECORE_TIMEOUT;
    2772                 :            :         }
    2773                 :            : 
    2774                 :            :         /* Clear a possible PSWRQ2 STT parity which might have been generated by
    2775                 :            :          * a previous MSI-X read.
    2776                 :            :          */
    2777                 :          0 :         ecore_wr(p_hwfn, p_ptt, PSWRQ2_REG_PRTY_STS_WR_H_0, 0x8);
    2778                 :            : 
    2779                 :            :         /* Configure PSWRQ2_REG_WR_MBS0 according to the MaxPayloadSize field in
    2780                 :            :          * the PCI configuration space. The value is common for all PFs, so it
    2781                 :            :          * is okay to do it according to the first loading PF.
    2782                 :            :          */
    2783                 :            :         pos = OSAL_PCI_FIND_CAPABILITY(p_dev, PCI_CAP_ID_EXP);
    2784                 :            :         if (!pos) {
    2785                 :          0 :                 DP_NOTICE(p_dev, true,
    2786                 :            :                           "Failed to find the PCI Express Capability structure in the PCI config space\n");
    2787                 :          0 :                 return ECORE_IO;
    2788                 :            :         }
    2789                 :            : 
    2790                 :            :         OSAL_PCI_READ_CONFIG_WORD(p_dev, pos + RTE_PCI_EXP_DEVCTL, &ctrl);
    2791                 :            :         wr_mbs = (ctrl & PCI_EXP_DEVCTL_PAYLOAD) >> 5;
    2792                 :            :         ecore_wr(p_hwfn, p_ptt, PSWRQ2_REG_WR_MBS0, wr_mbs);
    2793                 :            : 
    2794                 :            :         /* Configure the PGLUE_B to discard mode */
    2795                 :            :         ecore_wr(p_hwfn, p_ptt, PGLUE_B_REG_MASTER_DISCARD_NBLOCK, 0x3f);
    2796                 :            : 
    2797                 :            :         return ECORE_SUCCESS;
    2798                 :            : }
    2799                 :            : #endif
    2800                 :            : 
    2801                 :            : /* Init run time data for all PFs and their VFs on an engine.
    2802                 :            :  * TBD - for VFs - Once we have parent PF info for each VF in
    2803                 :            :  * shmem available as CAU requires knowledge of parent PF for each VF.
    2804                 :            :  */
    2805                 :          0 : static void ecore_init_cau_rt_data(struct ecore_dev *p_dev)
    2806                 :            : {
    2807                 :            :         u32 offset = CAU_REG_SB_VAR_MEMORY_RT_OFFSET;
    2808                 :            :         u32 igu_sb_id;
    2809                 :            :         int i;
    2810                 :            : 
    2811         [ #  # ]:          0 :         for_each_hwfn(p_dev, i) {
    2812                 :          0 :                 struct ecore_hwfn *p_hwfn = &p_dev->hwfns[i];
    2813                 :            :                 struct ecore_igu_info *p_igu_info;
    2814                 :            :                 struct ecore_igu_block *p_block;
    2815                 :            :                 struct cau_sb_entry sb_entry;
    2816                 :            : 
    2817                 :          0 :                 p_igu_info = p_hwfn->hw_info.p_igu_info;
    2818                 :            : 
    2819                 :          0 :                 for (igu_sb_id = 0;
    2820   [ #  #  #  #  :          0 :                      igu_sb_id < ECORE_MAPPING_MEMORY_SIZE(p_dev);
             #  #  #  # ]
    2821                 :          0 :                      igu_sb_id++) {
    2822                 :            :                         p_block = &p_igu_info->entry[igu_sb_id];
    2823                 :            : 
    2824         [ #  # ]:          0 :                         if (!p_block->is_pf)
    2825                 :          0 :                                 continue;
    2826                 :            : 
    2827                 :          0 :                         ecore_init_cau_sb_entry(p_hwfn, &sb_entry,
    2828                 :          0 :                                                 p_block->function_id, 0, 0);
    2829                 :          0 :                         STORE_RT_REG_AGG(p_hwfn, offset + igu_sb_id * 2,
    2830                 :            :                                          sb_entry);
    2831                 :            :                 }
    2832                 :            :         }
    2833                 :          0 : }
    2834                 :            : 
    2835                 :          0 : static void ecore_init_cache_line_size(struct ecore_hwfn *p_hwfn,
    2836                 :            :                                        struct ecore_ptt *p_ptt)
    2837                 :            : {
    2838                 :            :         u32 val, wr_mbs, cache_line_size;
    2839                 :            : 
    2840                 :          0 :         val = ecore_rd(p_hwfn, p_ptt, PSWRQ2_REG_WR_MBS0);
    2841         [ #  # ]:          0 :         switch (val) {
    2842                 :            :         case 0:
    2843                 :            :                 wr_mbs = 128;
    2844                 :            :                 break;
    2845                 :            :         case 1:
    2846                 :            :                 wr_mbs = 256;
    2847                 :            :                 break;
    2848                 :            :         case 2:
    2849                 :            :                 wr_mbs = 512;
    2850                 :            :                 break;
    2851                 :          0 :         default:
    2852                 :          0 :                 DP_INFO(p_hwfn,
    2853                 :            :                         "Unexpected value of PSWRQ2_REG_WR_MBS0 [0x%x]. Avoid configuring PGLUE_B_REG_CACHE_LINE_SIZE.\n",
    2854                 :            :                         val);
    2855                 :          0 :                 return;
    2856                 :            :         }
    2857                 :            : 
    2858                 :            :         cache_line_size = OSAL_MIN_T(u32, OSAL_CACHE_LINE_SIZE, wr_mbs);
    2859                 :            :         switch (cache_line_size) {
    2860                 :            :         case 32:
    2861                 :            :                 val = 0;
    2862                 :            :                 break;
    2863                 :            :         case 64:
    2864                 :            :                 val = 1;
    2865                 :            :                 break;
    2866                 :            :         case 128:
    2867                 :            :                 val = 2;
    2868                 :            :                 break;
    2869                 :            :         case 256:
    2870                 :            :                 val = 3;
    2871                 :            :                 break;
    2872                 :            :         default:
    2873                 :            :                 DP_INFO(p_hwfn,
    2874                 :            :                         "Unexpected value of cache line size [0x%x]. Avoid configuring PGLUE_B_REG_CACHE_LINE_SIZE.\n",
    2875                 :            :                         cache_line_size);
    2876                 :            :         }
    2877                 :            : 
    2878                 :            :         if (wr_mbs < OSAL_CACHE_LINE_SIZE)
    2879                 :            :                 DP_INFO(p_hwfn,
    2880                 :            :                         "The cache line size for padding is suboptimal for performance [OS cache line size 0x%x, wr mbs 0x%x]\n",
    2881                 :            :                         OSAL_CACHE_LINE_SIZE, wr_mbs);
    2882                 :            : 
    2883                 :          0 :         STORE_RT_REG(p_hwfn, PGLUE_REG_B_CACHE_LINE_SIZE_RT_OFFSET, val);
    2884                 :            :         if (val > 0) {
    2885                 :          0 :                 STORE_RT_REG(p_hwfn, PSWRQ2_REG_DRAM_ALIGN_WR_RT_OFFSET, val);
    2886                 :          0 :                 STORE_RT_REG(p_hwfn, PSWRQ2_REG_DRAM_ALIGN_RD_RT_OFFSET, val);
    2887                 :            :         }
    2888                 :            : }
    2889                 :            : 
    2890                 :          0 : static enum _ecore_status_t ecore_hw_init_common(struct ecore_hwfn *p_hwfn,
    2891                 :            :                                                  struct ecore_ptt *p_ptt,
    2892                 :            :                                                  int hw_mode)
    2893                 :            : {
    2894                 :            :         struct ecore_qm_info *qm_info = &p_hwfn->qm_info;
    2895                 :          0 :         struct ecore_dev *p_dev = p_hwfn->p_dev;
    2896                 :            :         u8 vf_id, max_num_vfs;
    2897                 :            :         u16 num_pfs, pf_id;
    2898                 :            :         u32 concrete_fid;
    2899                 :            :         enum _ecore_status_t rc = ECORE_SUCCESS;
    2900                 :            : 
    2901                 :          0 :         ecore_init_cau_rt_data(p_dev);
    2902                 :            : 
    2903                 :            :         /* Program GTT windows */
    2904                 :          0 :         ecore_gtt_init(p_hwfn);
    2905                 :            : 
    2906                 :            : #ifndef ASIC_ONLY
    2907   [ #  #  #  # ]:          0 :         if (CHIP_REV_IS_EMUL(p_dev) && IS_LEAD_HWFN(p_hwfn)) {
    2908                 :          0 :                 rc = ecore_hw_init_chip(p_dev, p_ptt);
    2909         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
    2910                 :            :                         return rc;
    2911                 :            :         }
    2912                 :            : #endif
    2913                 :            : 
    2914         [ #  # ]:          0 :         if (p_hwfn->mcp_info) {
    2915         [ #  # ]:          0 :                 if (p_hwfn->mcp_info->func_info.bandwidth_max)
    2916                 :          0 :                         qm_info->pf_rl_en = 1;
    2917         [ #  # ]:          0 :                 if (p_hwfn->mcp_info->func_info.bandwidth_min)
    2918                 :          0 :                         qm_info->pf_wfq_en = 1;
    2919                 :            :         }
    2920                 :            : 
    2921                 :          0 :         ecore_qm_common_rt_init(p_hwfn,
    2922                 :          0 :                                 p_dev->num_ports_in_engine,
    2923                 :          0 :                                 qm_info->max_phys_tcs_per_port,
    2924                 :          0 :                                 qm_info->pf_rl_en, qm_info->pf_wfq_en,
    2925                 :          0 :                                 qm_info->vport_rl_en, qm_info->vport_wfq_en,
    2926                 :            :                                 qm_info->qm_port_params,
    2927                 :            :                                 OSAL_NULL /* global RLs are not configured */);
    2928                 :            : 
    2929                 :          0 :         ecore_cxt_hw_init_common(p_hwfn);
    2930                 :            : 
    2931                 :          0 :         ecore_init_cache_line_size(p_hwfn, p_ptt);
    2932                 :            : 
    2933         [ #  # ]:          0 :         rc = ecore_init_run(p_hwfn, p_ptt, PHASE_ENGINE, ECORE_PATH_ID(p_hwfn),
    2934                 :            :                             hw_mode);
    2935         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
    2936                 :            :                 return rc;
    2937                 :            : 
    2938                 :            :         /* @@TBD MichalK - should add VALIDATE_VFID to init tool...
    2939                 :            :          * need to decide with which value, maybe runtime
    2940                 :            :          */
    2941                 :          0 :         ecore_wr(p_hwfn, p_ptt, PSWRQ2_REG_L2P_VALIDATE_VFID, 0);
    2942                 :          0 :         ecore_wr(p_hwfn, p_ptt, PGLUE_B_REG_USE_CLIENTID_IN_TAG, 1);
    2943                 :            : 
    2944         [ #  # ]:          0 :         if (ECORE_IS_BB(p_dev)) {
    2945                 :            :                 /* Workaround clears ROCE search for all functions to prevent
    2946                 :            :                  * involving non initialized function in processing ROCE packet.
    2947                 :            :                  */
    2948                 :          0 :                 num_pfs = (u16)NUM_OF_ENG_PFS(p_dev);
    2949         [ #  # ]:          0 :                 for (pf_id = 0; pf_id < num_pfs; pf_id++) {
    2950                 :          0 :                         ecore_fid_pretend(p_hwfn, p_ptt, pf_id);
    2951                 :          0 :                         ecore_wr(p_hwfn, p_ptt, PRS_REG_SEARCH_ROCE, 0x0);
    2952                 :          0 :                         ecore_wr(p_hwfn, p_ptt, PRS_REG_SEARCH_TCP, 0x0);
    2953                 :            :                 }
    2954                 :            :                 /* pretend to original PF */
    2955                 :          0 :                 ecore_fid_pretend(p_hwfn, p_ptt, p_hwfn->rel_pf_id);
    2956                 :            :         }
    2957                 :            : 
    2958                 :            :         /* Workaround for avoiding CCFC execution error when getting packets
    2959                 :            :          * with CRC errors, and allowing instead the invoking of the FW error
    2960                 :            :          * handler.
    2961                 :            :          * This is not done inside the init tool since it currently can't
    2962                 :            :          * perform a pretending to VFs.
    2963                 :            :          */
    2964                 :          0 :         max_num_vfs = (u8)NUM_OF_VFS(p_dev);
    2965         [ #  # ]:          0 :         for (vf_id = 0; vf_id < max_num_vfs; vf_id++) {
    2966                 :          0 :                 concrete_fid = ecore_vfid_to_concrete(p_hwfn, vf_id);
    2967                 :          0 :                 ecore_fid_pretend(p_hwfn, p_ptt, (u16)concrete_fid);
    2968                 :          0 :                 ecore_wr(p_hwfn, p_ptt, CCFC_REG_STRONG_ENABLE_VF, 0x1);
    2969                 :          0 :                 ecore_wr(p_hwfn, p_ptt, CCFC_REG_WEAK_ENABLE_VF, 0x0);
    2970                 :          0 :                 ecore_wr(p_hwfn, p_ptt, TCFC_REG_STRONG_ENABLE_VF, 0x1);
    2971                 :          0 :                 ecore_wr(p_hwfn, p_ptt, TCFC_REG_WEAK_ENABLE_VF, 0x0);
    2972                 :            :         }
    2973                 :            :         /* pretend to original PF */
    2974                 :          0 :         ecore_fid_pretend(p_hwfn, p_ptt, p_hwfn->rel_pf_id);
    2975                 :            : 
    2976                 :          0 :         return rc;
    2977                 :            : }
    2978                 :            : 
    2979                 :            : #ifndef ASIC_ONLY
    2980                 :            : #define MISC_REG_RESET_REG_2_XMAC_BIT (1 << 4)
    2981                 :            : #define MISC_REG_RESET_REG_2_XMAC_SOFT_BIT (1 << 5)
    2982                 :            : 
    2983                 :            : #define PMEG_IF_BYTE_COUNT      8
    2984                 :            : 
    2985                 :          0 : static void ecore_wr_nw_port(struct ecore_hwfn *p_hwfn,
    2986                 :            :                              struct ecore_ptt *p_ptt,
    2987                 :            :                              u32 addr, u64 data, u8 reg_type, u8 port)
    2988                 :            : {
    2989         [ #  # ]:          0 :         DP_VERBOSE(p_hwfn, ECORE_MSG_LINK,
    2990                 :            :                    "CMD: %08x, ADDR: 0x%08x, DATA: %08x:%08x\n",
    2991                 :            :                    ecore_rd(p_hwfn, p_ptt, CNIG_REG_PMEG_IF_CMD_BB) |
    2992                 :            :                    (8 << PMEG_IF_BYTE_COUNT),
    2993                 :            :                    (reg_type << 25) | (addr << 8) | port,
    2994                 :            :                    (u32)((data >> 32) & 0xffffffff),
    2995                 :            :                    (u32)(data & 0xffffffff));
    2996                 :            : 
    2997                 :          0 :         ecore_wr(p_hwfn, p_ptt, CNIG_REG_PMEG_IF_CMD_BB,
    2998                 :          0 :                  (ecore_rd(p_hwfn, p_ptt, CNIG_REG_PMEG_IF_CMD_BB) &
    2999                 :            :                   0xffff00fe) | (8 << PMEG_IF_BYTE_COUNT));
    3000                 :          0 :         ecore_wr(p_hwfn, p_ptt, CNIG_REG_PMEG_IF_ADDR_BB,
    3001                 :          0 :                  (reg_type << 25) | (addr << 8) | port);
    3002                 :          0 :         ecore_wr(p_hwfn, p_ptt, CNIG_REG_PMEG_IF_WRDATA_BB, data & 0xffffffff);
    3003                 :          0 :         ecore_wr(p_hwfn, p_ptt, CNIG_REG_PMEG_IF_WRDATA_BB,
    3004                 :          0 :                  (data >> 32) & 0xffffffff);
    3005                 :          0 : }
    3006                 :            : 
    3007                 :            : #define XLPORT_MODE_REG (0x20a)
    3008                 :            : #define XLPORT_MAC_CONTROL (0x210)
    3009                 :            : #define XLPORT_FLOW_CONTROL_CONFIG (0x207)
    3010                 :            : #define XLPORT_ENABLE_REG (0x20b)
    3011                 :            : 
    3012                 :            : #define XLMAC_CTRL (0x600)
    3013                 :            : #define XLMAC_MODE (0x601)
    3014                 :            : #define XLMAC_RX_MAX_SIZE (0x608)
    3015                 :            : #define XLMAC_TX_CTRL (0x604)
    3016                 :            : #define XLMAC_PAUSE_CTRL (0x60d)
    3017                 :            : #define XLMAC_PFC_CTRL (0x60e)
    3018                 :            : 
    3019                 :          0 : static void ecore_emul_link_init_bb(struct ecore_hwfn *p_hwfn,
    3020                 :            :                                     struct ecore_ptt *p_ptt)
    3021                 :            : {
    3022                 :          0 :         u8 loopback = 0, port = p_hwfn->port_id * 2;
    3023                 :            : 
    3024                 :            :         /* XLPORT MAC MODE *//* 0 Quad, 4 Single... */
    3025                 :          0 :         ecore_wr_nw_port(p_hwfn, p_ptt, XLPORT_MODE_REG, (0x4 << 4) | 0x4, 1,
    3026                 :            :                          port);
    3027                 :          0 :         ecore_wr_nw_port(p_hwfn, p_ptt, XLPORT_MAC_CONTROL, 0, 1, port);
    3028                 :            :         /* XLMAC: SOFT RESET */
    3029                 :          0 :         ecore_wr_nw_port(p_hwfn, p_ptt, XLMAC_CTRL, 0x40, 0, port);
    3030                 :            :         /* XLMAC: Port Speed >= 10Gbps */
    3031                 :          0 :         ecore_wr_nw_port(p_hwfn, p_ptt, XLMAC_MODE, 0x40, 0, port);
    3032                 :            :         /* XLMAC: Max Size */
    3033                 :          0 :         ecore_wr_nw_port(p_hwfn, p_ptt, XLMAC_RX_MAX_SIZE, 0x3fff, 0, port);
    3034                 :          0 :         ecore_wr_nw_port(p_hwfn, p_ptt, XLMAC_TX_CTRL,
    3035                 :            :                          0x01000000800ULL | (0xa << 12) | ((u64)1 << 38),
    3036                 :            :                          0, port);
    3037                 :          0 :         ecore_wr_nw_port(p_hwfn, p_ptt, XLMAC_PAUSE_CTRL, 0x7c000, 0, port);
    3038                 :          0 :         ecore_wr_nw_port(p_hwfn, p_ptt, XLMAC_PFC_CTRL,
    3039                 :            :                          0x30ffffc000ULL, 0, port);
    3040                 :          0 :         ecore_wr_nw_port(p_hwfn, p_ptt, XLMAC_CTRL, 0x3 | (loopback << 2), 0,
    3041                 :            :                          port); /* XLMAC: TX_EN, RX_EN */
    3042                 :            :         /* XLMAC: TX_EN, RX_EN, SW_LINK_STATUS */
    3043                 :          0 :         ecore_wr_nw_port(p_hwfn, p_ptt, XLMAC_CTRL,
    3044                 :            :                          0x1003 | (loopback << 2), 0, port);
    3045                 :            :         /* Enabled Parallel PFC interface */
    3046                 :          0 :         ecore_wr_nw_port(p_hwfn, p_ptt, XLPORT_FLOW_CONTROL_CONFIG, 1, 0, port);
    3047                 :            : 
    3048                 :            :         /* XLPORT port enable */
    3049                 :          0 :         ecore_wr_nw_port(p_hwfn, p_ptt, XLPORT_ENABLE_REG, 0xf, 1, port);
    3050                 :          0 : }
    3051                 :            : 
    3052                 :          0 : static void ecore_emul_link_init_ah(struct ecore_hwfn *p_hwfn,
    3053                 :            :                                        struct ecore_ptt *p_ptt)
    3054                 :            : {
    3055                 :            :         u32 mac_base, mac_config_val = 0xa853;
    3056                 :          0 :         u8 port = p_hwfn->port_id;
    3057                 :            : 
    3058                 :          0 :         ecore_wr(p_hwfn, p_ptt, CNIG_REG_NIG_PORT0_CONF_K2 + (port << 2),
    3059                 :            :                  (1 << CNIG_REG_NIG_PORT0_CONF_NIG_PORT_ENABLE_0_K2_SHIFT) |
    3060                 :          0 :                  (port <<
    3061                 :          0 :                   CNIG_REG_NIG_PORT0_CONF_NIG_PORT_NWM_PORT_MAP_0_K2_SHIFT) |
    3062                 :            :                  (0 << CNIG_REG_NIG_PORT0_CONF_NIG_PORT_RATE_0_K2_SHIFT));
    3063                 :            : 
    3064                 :          0 :         mac_base = NWM_REG_MAC0_K2 + (port << 2) * NWM_REG_MAC0_SIZE;
    3065                 :            : 
    3066                 :          0 :         ecore_wr(p_hwfn, p_ptt, mac_base + ETH_MAC_REG_XIF_MODE_K2,
    3067                 :            :                  1 << ETH_MAC_REG_XIF_MODE_XGMII_K2_SHIFT);
    3068                 :            : 
    3069                 :          0 :         ecore_wr(p_hwfn, p_ptt, mac_base + ETH_MAC_REG_FRM_LENGTH_K2,
    3070                 :            :                  9018 << ETH_MAC_REG_FRM_LENGTH_FRM_LENGTH_K2_SHIFT);
    3071                 :            : 
    3072                 :          0 :         ecore_wr(p_hwfn, p_ptt, mac_base + ETH_MAC_REG_TX_IPG_LENGTH_K2,
    3073                 :            :                  0xc << ETH_MAC_REG_TX_IPG_LENGTH_TXIPG_K2_SHIFT);
    3074                 :            : 
    3075                 :          0 :         ecore_wr(p_hwfn, p_ptt, mac_base + ETH_MAC_REG_RX_FIFO_SECTIONS_K2,
    3076                 :            :                  8 << ETH_MAC_REG_RX_FIFO_SECTIONS_RX_SECTION_FULL_K2_SHIFT);
    3077                 :            : 
    3078                 :          0 :         ecore_wr(p_hwfn, p_ptt, mac_base + ETH_MAC_REG_TX_FIFO_SECTIONS_K2,
    3079                 :            :                  (0xA <<
    3080                 :            :                   ETH_MAC_REG_TX_FIFO_SECTIONS_TX_SECTION_EMPTY_K2_SHIFT) |
    3081                 :            :                  (8 <<
    3082                 :            :                   ETH_MAC_REG_TX_FIFO_SECTIONS_TX_SECTION_FULL_K2_SHIFT));
    3083                 :            : 
    3084                 :            :         /* Strip the CRC field from the frame */
    3085                 :            :         mac_config_val &= ~ETH_MAC_REG_COMMAND_CONFIG_CRC_FWD_K2;
    3086                 :          0 :         ecore_wr(p_hwfn, p_ptt, mac_base + ETH_MAC_REG_COMMAND_CONFIG_K2,
    3087                 :            :                  mac_config_val);
    3088                 :          0 : }
    3089                 :            : 
    3090                 :          0 : static void ecore_emul_link_init(struct ecore_hwfn *p_hwfn,
    3091                 :            :                                  struct ecore_ptt *p_ptt)
    3092                 :            : {
    3093         [ #  # ]:          0 :         u8 port = ECORE_IS_BB(p_hwfn->p_dev) ? p_hwfn->port_id * 2
    3094                 :            :                                              : p_hwfn->port_id;
    3095                 :            : 
    3096                 :          0 :         DP_INFO(p_hwfn->p_dev, "Emulation: Configuring Link [port %02x]\n",
    3097                 :            :                 port);
    3098                 :            : 
    3099         [ #  # ]:          0 :         if (ECORE_IS_BB(p_hwfn->p_dev))
    3100                 :          0 :                 ecore_emul_link_init_bb(p_hwfn, p_ptt);
    3101                 :            :         else
    3102                 :          0 :                 ecore_emul_link_init_ah(p_hwfn, p_ptt);
    3103                 :            : 
    3104                 :          0 :         return;
    3105                 :            : }
    3106                 :            : 
    3107                 :          0 : static void ecore_link_init_bb(struct ecore_hwfn *p_hwfn,
    3108                 :            :                                struct ecore_ptt *p_ptt,  u8 port)
    3109                 :            : {
    3110         [ #  # ]:          0 :         int port_offset = port ? 0x800 : 0;
    3111                 :            :         u32 xmac_rxctrl = 0;
    3112                 :            : 
    3113                 :            :         /* Reset of XMAC */
    3114                 :            :         /* FIXME: move to common start */
    3115                 :          0 :         ecore_wr(p_hwfn, p_ptt, MISC_REG_RESET_PL_PDA_VAUX + 2 * sizeof(u32),
    3116                 :            :                  MISC_REG_RESET_REG_2_XMAC_BIT);        /* Clear */
    3117                 :          0 :         OSAL_MSLEEP(1);
    3118                 :          0 :         ecore_wr(p_hwfn, p_ptt, MISC_REG_RESET_PL_PDA_VAUX + sizeof(u32),
    3119                 :            :                  MISC_REG_RESET_REG_2_XMAC_BIT);        /* Set */
    3120                 :            : 
    3121                 :          0 :         ecore_wr(p_hwfn, p_ptt, MISC_REG_XMAC_CORE_PORT_MODE_BB, 1);
    3122                 :            : 
    3123                 :            :         /* Set the number of ports on the Warp Core to 10G */
    3124                 :          0 :         ecore_wr(p_hwfn, p_ptt, MISC_REG_XMAC_PHY_PORT_MODE_BB, 3);
    3125                 :            : 
    3126                 :            :         /* Soft reset of XMAC */
    3127                 :          0 :         ecore_wr(p_hwfn, p_ptt, MISC_REG_RESET_PL_PDA_VAUX + 2 * sizeof(u32),
    3128                 :            :                  MISC_REG_RESET_REG_2_XMAC_SOFT_BIT);
    3129                 :          0 :         OSAL_MSLEEP(1);
    3130                 :          0 :         ecore_wr(p_hwfn, p_ptt, MISC_REG_RESET_PL_PDA_VAUX + sizeof(u32),
    3131                 :            :                  MISC_REG_RESET_REG_2_XMAC_SOFT_BIT);
    3132                 :            : 
    3133                 :            :         /* FIXME: move to common end */
    3134         [ #  # ]:          0 :         if (CHIP_REV_IS_FPGA(p_hwfn->p_dev))
    3135                 :          0 :                 ecore_wr(p_hwfn, p_ptt, XMAC_REG_MODE_BB + port_offset, 0x20);
    3136                 :            : 
    3137                 :            :         /* Set Max packet size: initialize XMAC block register for port 0 */
    3138                 :          0 :         ecore_wr(p_hwfn, p_ptt, XMAC_REG_RX_MAX_SIZE_BB + port_offset, 0x2710);
    3139                 :            : 
    3140                 :            :         /* CRC append for Tx packets: init XMAC block register for port 1 */
    3141                 :          0 :         ecore_wr(p_hwfn, p_ptt, XMAC_REG_TX_CTRL_LO_BB + port_offset, 0xC800);
    3142                 :            : 
    3143                 :            :         /* Enable TX and RX: initialize XMAC block register for port 1 */
    3144                 :          0 :         ecore_wr(p_hwfn, p_ptt, XMAC_REG_CTRL_BB + port_offset,
    3145                 :            :                  XMAC_REG_CTRL_TX_EN_BB | XMAC_REG_CTRL_RX_EN_BB);
    3146                 :          0 :         xmac_rxctrl = ecore_rd(p_hwfn, p_ptt,
    3147                 :            :                                XMAC_REG_RX_CTRL_BB + port_offset);
    3148                 :          0 :         xmac_rxctrl |= XMAC_REG_RX_CTRL_PROCESS_VARIABLE_PREAMBLE_BB;
    3149                 :          0 :         ecore_wr(p_hwfn, p_ptt, XMAC_REG_RX_CTRL_BB + port_offset, xmac_rxctrl);
    3150                 :          0 : }
    3151                 :            : #endif
    3152                 :            : 
    3153                 :          0 : static u32 ecore_hw_norm_region_conn(struct ecore_hwfn *p_hwfn)
    3154                 :            : {
    3155                 :            :         u32 norm_region_conn;
    3156                 :            : 
    3157                 :            :         /* The order of CIDs allocation is according to the order of
    3158                 :            :          * 'enum protocol_type'. Therefore, the number of CIDs for the normal
    3159                 :            :          * region is calculated based on the CORE CIDs, in case of non-ETH
    3160                 :            :          * personality, and otherwise - based on the ETH CIDs.
    3161                 :            :          */
    3162                 :          0 :         norm_region_conn =
    3163                 :          0 :                 ecore_cxt_get_proto_cid_start(p_hwfn, PROTOCOLID_CORE) +
    3164                 :          0 :                 ecore_cxt_get_proto_cid_count(p_hwfn, PROTOCOLID_CORE,
    3165                 :            :                                               OSAL_NULL) +
    3166                 :          0 :                 ecore_cxt_get_proto_cid_count(p_hwfn, PROTOCOLID_ETH,
    3167                 :            :                                               OSAL_NULL);
    3168                 :            : 
    3169                 :          0 :         return norm_region_conn;
    3170                 :            : }
    3171                 :            : 
    3172                 :            : static enum _ecore_status_t
    3173                 :          0 : ecore_hw_init_dpi_size(struct ecore_hwfn *p_hwfn,
    3174                 :            :                        struct ecore_ptt *p_ptt, u32 pwm_region_size, u32 n_cpus)
    3175                 :            : {
    3176                 :            :         u32 dpi_bit_shift, dpi_count, dpi_page_size;
    3177                 :            :         u32 min_dpis;
    3178                 :            :         u32 n_wids;
    3179                 :            : 
    3180                 :            :         /* Calculate DPI size
    3181                 :            :          * ------------------
    3182                 :            :          * The PWM region contains Doorbell Pages. The first is reserverd for
    3183                 :            :          * the kernel for, e.g, L2. The others are free to be used by non-
    3184                 :            :          * trusted applications, typically from user space. Each page, called a
    3185                 :            :          * doorbell page is sectioned into windows that allow doorbells to be
    3186                 :            :          * issued in parallel by the kernel/application. The size of such a
    3187                 :            :          * window (a.k.a. WID) is 1kB.
    3188                 :            :          * Summary:
    3189                 :            :          *    1kB WID x N WIDS = DPI page size
    3190                 :            :          *    DPI page size x N DPIs = PWM region size
    3191                 :            :          * Notes:
    3192                 :            :          * The size of the DPI page size must be in multiples of OSAL_PAGE_SIZE
    3193                 :            :          * in order to ensure that two applications won't share the same page.
    3194                 :            :          * It also must contain at least one WID per CPU to allow parallelism.
    3195                 :            :          * It also must be a power of 2, since it is stored as a bit shift.
    3196                 :            :          *
    3197                 :            :          * The DPI page size is stored in a register as 'dpi_bit_shift' so that
    3198                 :            :          * 0 is 4kB, 1 is 8kB and etc. Hence the minimum size is 4,096
    3199                 :            :          * containing 4 WIDs.
    3200                 :            :          */
    3201                 :          0 :         n_wids = OSAL_MAX_T(u32, ECORE_MIN_WIDS, n_cpus);
    3202                 :          0 :         dpi_page_size = ECORE_WID_SIZE * OSAL_ROUNDUP_POW_OF_TWO(n_wids);
    3203                 :          0 :         dpi_page_size = (dpi_page_size + OSAL_PAGE_SIZE - 1) &
    3204                 :            :                         ~(OSAL_PAGE_SIZE - 1);
    3205                 :          0 :         dpi_bit_shift = OSAL_LOG2(dpi_page_size / 4096);
    3206                 :          0 :         dpi_count = pwm_region_size / dpi_page_size;
    3207                 :            : 
    3208                 :          0 :         min_dpis = p_hwfn->pf_params.rdma_pf_params.min_dpis;
    3209                 :          0 :         min_dpis = OSAL_MAX_T(u32, ECORE_MIN_DPIS, min_dpis);
    3210                 :            : 
    3211                 :            :         /* Update hwfn */
    3212                 :          0 :         p_hwfn->dpi_size = dpi_page_size;
    3213                 :          0 :         p_hwfn->dpi_count = dpi_count;
    3214                 :            : 
    3215                 :            :         /* Update registers */
    3216                 :          0 :         ecore_wr(p_hwfn, p_ptt, DORQ_REG_PF_DPI_BIT_SHIFT, dpi_bit_shift);
    3217                 :            : 
    3218         [ #  # ]:          0 :         if (dpi_count < min_dpis)
    3219                 :          0 :                 return ECORE_NORESOURCES;
    3220                 :            : 
    3221                 :            :         return ECORE_SUCCESS;
    3222                 :            : }
    3223                 :            : 
    3224                 :            : enum ECORE_ROCE_EDPM_MODE {
    3225                 :            :         ECORE_ROCE_EDPM_MODE_ENABLE = 0,
    3226                 :            :         ECORE_ROCE_EDPM_MODE_FORCE_ON = 1,
    3227                 :            :         ECORE_ROCE_EDPM_MODE_DISABLE = 2,
    3228                 :            : };
    3229                 :            : 
    3230                 :          0 : bool ecore_edpm_enabled(struct ecore_hwfn *p_hwfn)
    3231                 :            : {
    3232         [ #  # ]:          0 :         if (p_hwfn->dcbx_no_edpm || p_hwfn->db_bar_no_edpm)
    3233                 :          0 :                 return false;
    3234                 :            : 
    3235                 :            :         return true;
    3236                 :            : }
    3237                 :            : 
    3238                 :            : static enum _ecore_status_t
    3239                 :          0 : ecore_hw_init_pf_doorbell_bar(struct ecore_hwfn *p_hwfn,
    3240                 :            :                               struct ecore_ptt *p_ptt)
    3241                 :            : {
    3242                 :            :         u32 norm_region_conn, min_addr_reg1;
    3243                 :            :         u32 pwm_regsize, norm_regsize;
    3244                 :            :         u32 db_bar_size, n_cpus;
    3245                 :            :         u32 roce_edpm_mode;
    3246                 :            :         u32 pf_dems_shift;
    3247                 :            :         enum _ecore_status_t rc = ECORE_SUCCESS;
    3248                 :            :         u8 cond;
    3249                 :            : 
    3250                 :          0 :         db_bar_size = ecore_hw_bar_size(p_hwfn, p_ptt, BAR_ID_1);
    3251         [ #  # ]:          0 :         if (ECORE_IS_CMT(p_hwfn->p_dev))
    3252                 :          0 :                 db_bar_size /= 2;
    3253                 :            : 
    3254                 :            :         /* Calculate doorbell regions
    3255                 :            :          * -----------------------------------
    3256                 :            :          * The doorbell BAR is made of two regions. The first is called normal
    3257                 :            :          * region and the second is called PWM region. In the normal region
    3258                 :            :          * each ICID has its own set of addresses so that writing to that
    3259                 :            :          * specific address identifies the ICID. In the Process Window Mode
    3260                 :            :          * region the ICID is given in the data written to the doorbell. The
    3261                 :            :          * above per PF register denotes the offset in the doorbell BAR in which
    3262                 :            :          * the PWM region begins.
    3263                 :            :          * The normal region has ECORE_PF_DEMS_SIZE bytes per ICID, that is per
    3264                 :            :          * non-PWM connection. The calculation below computes the total non-PWM
    3265                 :            :          * connections. The DORQ_REG_PF_MIN_ADDR_REG1 register is
    3266                 :            :          * in units of 4,096 bytes.
    3267                 :            :          */
    3268                 :          0 :         norm_region_conn = ecore_hw_norm_region_conn(p_hwfn);
    3269                 :          0 :         norm_regsize = ROUNDUP(ECORE_PF_DEMS_SIZE * norm_region_conn,
    3270                 :            :                                OSAL_PAGE_SIZE);
    3271                 :          0 :         min_addr_reg1 = norm_regsize / 4096;
    3272                 :          0 :         pwm_regsize = db_bar_size - norm_regsize;
    3273                 :            : 
    3274                 :            :         /* Check that the normal and PWM sizes are valid */
    3275         [ #  # ]:          0 :         if (db_bar_size < norm_regsize) {
    3276                 :          0 :                 DP_ERR(p_hwfn->p_dev,
    3277                 :            :                        "Doorbell BAR size 0x%x is too small (normal region is 0x%0x )\n",
    3278                 :            :                        db_bar_size, norm_regsize);
    3279                 :          0 :                 return ECORE_NORESOURCES;
    3280                 :            :         }
    3281         [ #  # ]:          0 :         if (pwm_regsize < ECORE_MIN_PWM_REGION) {
    3282                 :          0 :                 DP_ERR(p_hwfn->p_dev,
    3283                 :            :                        "PWM region size 0x%0x is too small. Should be at least 0x%0x (Doorbell BAR size is 0x%x and normal region size is 0x%0x)\n",
    3284                 :            :                        pwm_regsize, ECORE_MIN_PWM_REGION, db_bar_size,
    3285                 :            :                        norm_regsize);
    3286                 :          0 :                 return ECORE_NORESOURCES;
    3287                 :            :         }
    3288                 :            : 
    3289                 :            :         /* Calculate number of DPIs */
    3290                 :          0 :         roce_edpm_mode = p_hwfn->pf_params.rdma_pf_params.roce_edpm_mode;
    3291         [ #  # ]:          0 :         if ((roce_edpm_mode == ECORE_ROCE_EDPM_MODE_ENABLE) ||
    3292                 :            :             ((roce_edpm_mode == ECORE_ROCE_EDPM_MODE_FORCE_ON))) {
    3293                 :            :                 /* Either EDPM is mandatory, or we are attempting to allocate a
    3294                 :            :                  * WID per CPU.
    3295                 :            :                  */
    3296                 :            :                 n_cpus = OSAL_NUM_CPUS();
    3297                 :          0 :                 rc = ecore_hw_init_dpi_size(p_hwfn, p_ptt, pwm_regsize, n_cpus);
    3298                 :            :         }
    3299                 :            : 
    3300                 :          0 :         cond = ((rc != ECORE_SUCCESS) &&
    3301   [ #  #  #  # ]:          0 :                 (roce_edpm_mode == ECORE_ROCE_EDPM_MODE_ENABLE)) ||
    3302                 :            :                 (roce_edpm_mode == ECORE_ROCE_EDPM_MODE_DISABLE);
    3303   [ #  #  #  # ]:          0 :         if (cond || p_hwfn->dcbx_no_edpm) {
    3304                 :            :                 /* Either EDPM is disabled from user configuration, or it is
    3305                 :            :                  * disabled via DCBx, or it is not mandatory and we failed to
    3306                 :            :                  * allocated a WID per CPU.
    3307                 :            :                  */
    3308                 :            :                 n_cpus = 1;
    3309                 :          0 :                 rc = ecore_hw_init_dpi_size(p_hwfn, p_ptt, pwm_regsize, n_cpus);
    3310                 :            : 
    3311                 :            :                 /* If we entered this flow due to DCBX then the DPM register is
    3312                 :            :                  * already configured.
    3313                 :            :                  */
    3314                 :            :         }
    3315                 :            : 
    3316                 :          0 :         DP_INFO(p_hwfn,
    3317                 :            :                 "doorbell bar: normal_region_size=%d, pwm_region_size=%d",
    3318                 :            :                 norm_regsize, pwm_regsize);
    3319         [ #  # ]:          0 :         DP_INFO(p_hwfn,
    3320                 :            :                 " dpi_size=%d, dpi_count=%d, roce_edpm=%s\n",
    3321                 :            :                 p_hwfn->dpi_size, p_hwfn->dpi_count,
    3322                 :            :                 (!ecore_edpm_enabled(p_hwfn)) ?
    3323                 :            :                 "disabled" : "enabled");
    3324                 :            : 
    3325                 :            :         /* Check return codes from above calls */
    3326         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS) {
    3327                 :          0 :                 DP_ERR(p_hwfn,
    3328                 :            :                        "Failed to allocate enough DPIs\n");
    3329                 :          0 :                 return ECORE_NORESOURCES;
    3330                 :            :         }
    3331                 :            : 
    3332                 :            :         /* Update hwfn */
    3333                 :          0 :         p_hwfn->dpi_start_offset = norm_regsize;
    3334                 :            : 
    3335                 :            :         /* Update registers */
    3336                 :            :         /* DEMS size is configured log2 of DWORDs, hence the division by 4 */
    3337                 :          0 :         pf_dems_shift = OSAL_LOG2(ECORE_PF_DEMS_SIZE / 4);
    3338                 :          0 :         ecore_wr(p_hwfn, p_ptt, DORQ_REG_PF_ICID_BIT_SHIFT_NORM, pf_dems_shift);
    3339                 :          0 :         ecore_wr(p_hwfn, p_ptt, DORQ_REG_PF_MIN_ADDR_REG1, min_addr_reg1);
    3340                 :            : 
    3341                 :          0 :         return ECORE_SUCCESS;
    3342                 :            : }
    3343                 :            : 
    3344                 :          0 : static enum _ecore_status_t ecore_hw_init_port(struct ecore_hwfn *p_hwfn,
    3345                 :            :                                                struct ecore_ptt *p_ptt,
    3346                 :            :                                                int hw_mode)
    3347                 :            : {
    3348                 :          0 :         struct ecore_dev *p_dev = p_hwfn->p_dev;
    3349                 :            :         enum _ecore_status_t rc = ECORE_SUCCESS;
    3350                 :            : 
    3351                 :            :         /* In CMT the gate should be cleared by the 2nd hwfn */
    3352   [ #  #  #  # ]:          0 :         if (!ECORE_IS_CMT(p_dev) || !IS_LEAD_HWFN(p_hwfn))
    3353                 :          0 :                 STORE_RT_REG(p_hwfn, NIG_REG_BRB_GATE_DNTFWD_PORT_RT_OFFSET, 0);
    3354                 :            : 
    3355                 :          0 :         rc = ecore_init_run(p_hwfn, p_ptt, PHASE_PORT, p_hwfn->port_id,
    3356                 :            :                             hw_mode);
    3357         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
    3358                 :            :                 return rc;
    3359                 :            : 
    3360                 :          0 :         ecore_wr(p_hwfn, p_ptt, PGLUE_B_REG_MASTER_WRITE_PAD_ENABLE, 0);
    3361                 :            : 
    3362                 :            : #ifndef ASIC_ONLY
    3363   [ #  #  #  # ]:          0 :         if (CHIP_REV_IS_FPGA(p_dev) && ECORE_IS_BB(p_dev))
    3364                 :          0 :                 ecore_link_init_bb(p_hwfn, p_ptt, p_hwfn->port_id);
    3365                 :            : 
    3366         [ #  # ]:          0 :         if (CHIP_REV_IS_EMUL(p_dev)) {
    3367         [ #  # ]:          0 :                 if (ECORE_IS_CMT(p_dev)) {
    3368                 :            :                         /* Activate OPTE in CMT */
    3369                 :            :                         u32 val;
    3370                 :            : 
    3371                 :          0 :                         val = ecore_rd(p_hwfn, p_ptt, MISCS_REG_RESET_PL_HV);
    3372                 :          0 :                         val |= 0x10;
    3373                 :          0 :                         ecore_wr(p_hwfn, p_ptt, MISCS_REG_RESET_PL_HV, val);
    3374                 :          0 :                         ecore_wr(p_hwfn, p_ptt, MISC_REG_CLK_100G_MODE, 1);
    3375                 :          0 :                         ecore_wr(p_hwfn, p_ptt, MISCS_REG_CLK_100G_MODE, 1);
    3376                 :          0 :                         ecore_wr(p_hwfn, p_ptt, MISC_REG_OPTE_MODE, 1);
    3377                 :          0 :                         ecore_wr(p_hwfn, p_ptt,
    3378                 :            :                                  NIG_REG_LLH_ENG_CLS_TCP_4_TUPLE_SEARCH, 1);
    3379                 :          0 :                         ecore_wr(p_hwfn, p_ptt,
    3380                 :            :                                  NIG_REG_LLH_ENG_CLS_ENG_ID_TBL, 0x55555555);
    3381                 :          0 :                         ecore_wr(p_hwfn, p_ptt,
    3382                 :            :                                  NIG_REG_LLH_ENG_CLS_ENG_ID_TBL + 0x4,
    3383                 :            :                                  0x55555555);
    3384                 :            :                 }
    3385                 :            : 
    3386                 :            :                 /* Set the TAGMAC default function on the port if needed.
    3387                 :            :                  * The ppfid should be set in the vector, except in BB which has
    3388                 :            :                  * a bug in the LLH where the ppfid is actually engine based.
    3389                 :            :                  */
    3390         [ #  # ]:          0 :                 if (OSAL_GET_BIT(ECORE_MF_NEED_DEF_PF, &p_dev->mf_bits)) {
    3391                 :          0 :                         u8 pf_id = p_hwfn->rel_pf_id;
    3392                 :            : 
    3393         [ #  # ]:          0 :                         if (!ECORE_IS_BB(p_dev))
    3394                 :          0 :                                 pf_id /= p_dev->num_ports_in_engine;
    3395                 :          0 :                         ecore_wr(p_hwfn, p_ptt,
    3396                 :          0 :                                  NIG_REG_LLH_TAGMAC_DEF_PF_VECTOR, 1 << pf_id);
    3397                 :            :                 }
    3398                 :            : 
    3399                 :          0 :                 ecore_emul_link_init(p_hwfn, p_ptt);
    3400                 :            :         }
    3401                 :            : #endif
    3402                 :            : 
    3403                 :            :         return ECORE_SUCCESS;
    3404                 :            : }
    3405                 :            : 
    3406                 :            : static enum _ecore_status_t
    3407                 :          0 : ecore_hw_init_pf(struct ecore_hwfn *p_hwfn, struct ecore_ptt *p_ptt,
    3408                 :            :                  int hw_mode, struct ecore_hw_init_params *p_params)
    3409                 :            : {
    3410                 :          0 :         u8 rel_pf_id = p_hwfn->rel_pf_id;
    3411                 :            :         u32 prs_reg;
    3412                 :            :         enum _ecore_status_t rc = ECORE_SUCCESS;
    3413                 :            :         u16 ctrl;
    3414                 :            :         int pos;
    3415                 :            : 
    3416         [ #  # ]:          0 :         if (p_hwfn->mcp_info) {
    3417                 :            :                 struct ecore_mcp_function_info *p_info;
    3418                 :            : 
    3419                 :            :                 p_info = &p_hwfn->mcp_info->func_info;
    3420         [ #  # ]:          0 :                 if (p_info->bandwidth_min)
    3421                 :          0 :                         p_hwfn->qm_info.pf_wfq = p_info->bandwidth_min;
    3422                 :            : 
    3423                 :            :                 /* Update rate limit once we'll actually have a link */
    3424                 :          0 :                 p_hwfn->qm_info.pf_rl = 100000;
    3425                 :            :         }
    3426                 :          0 :         ecore_cxt_hw_init_pf(p_hwfn, p_ptt);
    3427                 :            : 
    3428                 :          0 :         ecore_int_igu_init_rt(p_hwfn);
    3429                 :            : 
    3430                 :            :         /* Set VLAN in NIG if needed */
    3431         [ #  # ]:          0 :         if (hw_mode & (1 << MODE_MF_SD)) {
    3432         [ #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_HW, "Configuring LLH_FUNC_TAG\n");
    3433                 :          0 :                 STORE_RT_REG(p_hwfn, NIG_REG_LLH_FUNC_TAG_EN_RT_OFFSET, 1);
    3434                 :          0 :                 STORE_RT_REG(p_hwfn, NIG_REG_LLH_FUNC_TAG_VALUE_RT_OFFSET,
    3435                 :            :                              p_hwfn->hw_info.ovlan);
    3436                 :            : 
    3437         [ #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_HW,
    3438                 :            :                            "Configuring LLH_FUNC_FILTER_HDR_SEL\n");
    3439                 :          0 :                 STORE_RT_REG(p_hwfn, NIG_REG_LLH_FUNC_FILTER_HDR_SEL_RT_OFFSET,
    3440                 :            :                              1);
    3441                 :            :         }
    3442                 :            : 
    3443                 :            :         /* Enable classification by MAC if needed */
    3444         [ #  # ]:          0 :         if (hw_mode & (1 << MODE_MF_SI)) {
    3445         [ #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_HW,
    3446                 :            :                            "Configuring TAGMAC_CLS_TYPE\n");
    3447                 :          0 :                 STORE_RT_REG(p_hwfn, NIG_REG_LLH_FUNC_TAGMAC_CLS_TYPE_RT_OFFSET,
    3448                 :            :                              1);
    3449                 :            :         }
    3450                 :            : 
    3451                 :            :         /* Protocl Configuration  - @@@TBD - should we set 0 otherwise? */
    3452                 :          0 :         STORE_RT_REG(p_hwfn, PRS_REG_SEARCH_TCP_RT_OFFSET,
    3453                 :            :                      (p_hwfn->hw_info.personality == ECORE_PCI_ISCSI) ? 1 : 0);
    3454                 :          0 :         STORE_RT_REG(p_hwfn, PRS_REG_SEARCH_FCOE_RT_OFFSET,
    3455                 :            :                      (p_hwfn->hw_info.personality == ECORE_PCI_FCOE) ? 1 : 0);
    3456                 :          0 :         STORE_RT_REG(p_hwfn, PRS_REG_SEARCH_ROCE_RT_OFFSET, 0);
    3457                 :            : 
    3458                 :            :         /* perform debug configuration when chip is out of reset */
    3459                 :            :         OSAL_BEFORE_PF_START((void *)p_hwfn->p_dev, p_hwfn->my_id);
    3460                 :            : 
    3461                 :            :         /* Sanity check before the PF init sequence that uses DMAE */
    3462                 :          0 :         rc = ecore_dmae_sanity(p_hwfn, p_ptt, "pf_phase");
    3463         [ #  # ]:          0 :         if (rc)
    3464                 :            :                 return rc;
    3465                 :            : 
    3466                 :            :         /* PF Init sequence */
    3467                 :          0 :         rc = ecore_init_run(p_hwfn, p_ptt, PHASE_PF, rel_pf_id, hw_mode);
    3468         [ #  # ]:          0 :         if (rc)
    3469                 :            :                 return rc;
    3470                 :            : 
    3471                 :            :         /* QM_PF Init sequence (may be invoked separately e.g. for DCB) */
    3472                 :          0 :         rc = ecore_init_run(p_hwfn, p_ptt, PHASE_QM_PF, rel_pf_id, hw_mode);
    3473         [ #  # ]:          0 :         if (rc)
    3474                 :            :                 return rc;
    3475                 :            : 
    3476                 :          0 :         ecore_fw_overlay_init_ram(p_hwfn, p_ptt, p_hwfn->fw_overlay_mem);
    3477                 :            : 
    3478                 :            :         /* Pure runtime initializations - directly to the HW  */
    3479                 :          0 :         ecore_int_igu_init_pure_rt(p_hwfn, p_ptt, true, true);
    3480                 :            : 
    3481                 :            :         /* PCI relaxed ordering causes a decrease in the performance on some
    3482                 :            :          * systems. Till a root cause is found, disable this attribute in the
    3483                 :            :          * PCI config space.
    3484                 :            :          */
    3485                 :            :         /* Not in use @DPDK
    3486                 :            :         * pos = OSAL_PCI_FIND_CAPABILITY(p_hwfn->p_dev, PCI_CAP_ID_EXP);
    3487                 :            :         * if (!pos) {
    3488                 :            :         *       DP_NOTICE(p_hwfn, true,
    3489                 :            :         *                 "Failed to find the PCIe Cap\n");
    3490                 :            :         *       return ECORE_IO;
    3491                 :            :         * }
    3492                 :            :         * OSAL_PCI_READ_CONFIG_WORD(p_hwfn->p_dev, pos + PCI_EXP_DEVCTL, &ctrl);
    3493                 :            :         * ctrl &= ~PCI_EXP_DEVCTL_RELAX_EN;
    3494                 :            :         * OSAL_PCI_WRITE_CONFIG_WORD(p_hwfn->p_dev, pos + PCI_EXP_DEVCTL, ctrl);
    3495                 :            :         */
    3496                 :            : 
    3497                 :          0 :         rc = ecore_hw_init_pf_doorbell_bar(p_hwfn, p_ptt);
    3498         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
    3499                 :            :                 return rc;
    3500                 :            : 
    3501                 :            :         /* Use the leading hwfn since in CMT only NIG #0 is operational */
    3502         [ #  # ]:          0 :         if (IS_LEAD_HWFN(p_hwfn)) {
    3503                 :          0 :                 rc = ecore_llh_hw_init_pf(p_hwfn, p_ptt,
    3504                 :          0 :                                         p_params->avoid_eng_affin);
    3505         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
    3506                 :            :                         return rc;
    3507                 :            :         }
    3508                 :            : 
    3509         [ #  # ]:          0 :         if (p_params->b_hw_start) {
    3510                 :            :                 /* enable interrupts */
    3511                 :          0 :                 rc = ecore_int_igu_enable(p_hwfn, p_ptt, p_params->int_mode);
    3512         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
    3513                 :            :                         return rc;
    3514                 :            : 
    3515                 :            :                 /* send function start command */
    3516                 :          0 :                 rc = ecore_sp_pf_start(p_hwfn, p_ptt, p_params->p_tunn,
    3517                 :          0 :                                        p_params->allow_npar_tx_switch);
    3518         [ #  # ]:          0 :                 if (rc) {
    3519                 :          0 :                         DP_NOTICE(p_hwfn, true,
    3520                 :            :                                   "Function start ramrod failed\n");
    3521                 :          0 :                         return rc;
    3522                 :            :                 }
    3523                 :          0 :                 prs_reg = ecore_rd(p_hwfn, p_ptt, PRS_REG_SEARCH_TAG1);
    3524         [ #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_STORAGE,
    3525                 :            :                                 "PRS_REG_SEARCH_TAG1: %x\n", prs_reg);
    3526                 :            : 
    3527         [ #  # ]:          0 :                 if (p_hwfn->hw_info.personality == ECORE_PCI_FCOE) {
    3528                 :          0 :                         ecore_wr(p_hwfn, p_ptt, PRS_REG_SEARCH_TAG1,
    3529                 :            :                                         (1 << 2));
    3530                 :          0 :                         ecore_wr(p_hwfn, p_ptt,
    3531                 :            :                                  PRS_REG_PKT_LEN_STAT_TAGS_NOT_COUNTED_FIRST,
    3532                 :            :                                  0x100);
    3533                 :            :                 }
    3534         [ #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_STORAGE,
    3535                 :            :                                 "PRS_REG_SEARCH registers after start PFn\n");
    3536                 :          0 :                 prs_reg = ecore_rd(p_hwfn, p_ptt, PRS_REG_SEARCH_TCP);
    3537         [ #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_STORAGE,
    3538                 :            :                                 "PRS_REG_SEARCH_TCP: %x\n", prs_reg);
    3539                 :          0 :                 prs_reg = ecore_rd(p_hwfn, p_ptt, PRS_REG_SEARCH_UDP);
    3540         [ #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_STORAGE,
    3541                 :            :                                 "PRS_REG_SEARCH_UDP: %x\n", prs_reg);
    3542                 :          0 :                 prs_reg = ecore_rd(p_hwfn, p_ptt, PRS_REG_SEARCH_FCOE);
    3543         [ #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_STORAGE,
    3544                 :            :                                 "PRS_REG_SEARCH_FCOE: %x\n", prs_reg);
    3545                 :          0 :                 prs_reg = ecore_rd(p_hwfn, p_ptt, PRS_REG_SEARCH_ROCE);
    3546         [ #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_STORAGE,
    3547                 :            :                                 "PRS_REG_SEARCH_ROCE: %x\n", prs_reg);
    3548                 :          0 :                 prs_reg = ecore_rd(p_hwfn, p_ptt,
    3549                 :            :                                 PRS_REG_SEARCH_TCP_FIRST_FRAG);
    3550         [ #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_STORAGE,
    3551                 :            :                                 "PRS_REG_SEARCH_TCP_FIRST_FRAG: %x\n",
    3552                 :            :                                 prs_reg);
    3553                 :          0 :                 prs_reg = ecore_rd(p_hwfn, p_ptt, PRS_REG_SEARCH_TAG1);
    3554         [ #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_STORAGE,
    3555                 :            :                                 "PRS_REG_SEARCH_TAG1: %x\n", prs_reg);
    3556                 :            :         }
    3557                 :            :         return ECORE_SUCCESS;
    3558                 :            : }
    3559                 :            : 
    3560                 :          0 : enum _ecore_status_t ecore_pglueb_set_pfid_enable(struct ecore_hwfn *p_hwfn,
    3561                 :            :                                                   struct ecore_ptt *p_ptt,
    3562                 :            :                                                   bool b_enable)
    3563                 :            : {
    3564                 :          0 :         u32 delay_idx = 0, val, set_val = b_enable ? 1 : 0;
    3565                 :            : 
    3566                 :            :         /* Configure the PF's internal FID_enable for master transactions */
    3567                 :          0 :         ecore_wr(p_hwfn, p_ptt,
    3568                 :            :                  PGLUE_B_REG_INTERNAL_PFID_ENABLE_MASTER, set_val);
    3569                 :            : 
    3570                 :            :         /* Wait until value is set - try for 1 second every 50us */
    3571         [ #  # ]:          0 :         for (delay_idx = 0; delay_idx < 20000; delay_idx++) {
    3572                 :          0 :                 val = ecore_rd(p_hwfn, p_ptt,
    3573                 :            :                                PGLUE_B_REG_INTERNAL_PFID_ENABLE_MASTER);
    3574         [ #  # ]:          0 :                 if (val == set_val)
    3575                 :            :                         break;
    3576                 :            : 
    3577                 :          0 :                 OSAL_UDELAY(50);
    3578                 :            :         }
    3579                 :            : 
    3580         [ #  # ]:          0 :         if (val != set_val) {
    3581                 :          0 :                 DP_NOTICE(p_hwfn, true,
    3582                 :            :                           "PFID_ENABLE_MASTER wasn't changed after a second\n");
    3583                 :          0 :                 return ECORE_UNKNOWN_ERROR;
    3584                 :            :         }
    3585                 :            : 
    3586                 :            :         return ECORE_SUCCESS;
    3587                 :            : }
    3588                 :            : 
    3589                 :          0 : static void ecore_reset_mb_shadow(struct ecore_hwfn *p_hwfn,
    3590                 :            :                                   struct ecore_ptt *p_main_ptt)
    3591                 :            : {
    3592                 :            :         /* Read shadow of current MFW mailbox */
    3593                 :          0 :         ecore_mcp_read_mb(p_hwfn, p_main_ptt);
    3594                 :          0 :         OSAL_MEMCPY(p_hwfn->mcp_info->mfw_mb_shadow,
    3595                 :            :                     p_hwfn->mcp_info->mfw_mb_cur,
    3596                 :            :                     p_hwfn->mcp_info->mfw_mb_length);
    3597                 :          0 : }
    3598                 :            : 
    3599                 :            : static void ecore_pglueb_clear_err(struct ecore_hwfn *p_hwfn,
    3600                 :            :                                    struct ecore_ptt *p_ptt)
    3601                 :            : {
    3602                 :          0 :         ecore_wr(p_hwfn, p_ptt, PGLUE_B_REG_WAS_ERROR_PF_31_0_CLR,
    3603                 :          0 :                  1 << p_hwfn->abs_pf_id);
    3604                 :            : }
    3605                 :            : 
    3606                 :            : static enum _ecore_status_t
    3607         [ #  # ]:          0 : ecore_fill_load_req_params(struct ecore_hwfn *p_hwfn,
    3608                 :            :                            struct ecore_load_req_params *p_load_req,
    3609                 :            :                            struct ecore_drv_load_params *p_drv_load)
    3610                 :            : {
    3611                 :            :         /* Make sure that if ecore-client didn't provide inputs, all the
    3612                 :            :          * expected defaults are indeed zero.
    3613                 :            :          */
    3614                 :            :         OSAL_BUILD_BUG_ON(ECORE_DRV_ROLE_OS != 0);
    3615                 :            :         OSAL_BUILD_BUG_ON(ECORE_LOAD_REQ_LOCK_TO_DEFAULT != 0);
    3616                 :            :         OSAL_BUILD_BUG_ON(ECORE_OVERRIDE_FORCE_LOAD_NONE != 0);
    3617                 :            : 
    3618                 :            :         OSAL_MEM_ZERO(p_load_req, sizeof(*p_load_req));
    3619                 :            : 
    3620         [ #  # ]:          0 :         if (p_drv_load == OSAL_NULL)
    3621                 :          0 :                 goto out;
    3622                 :            : 
    3623                 :          0 :         p_load_req->drv_role = p_drv_load->is_crash_kernel ?
    3624                 :          0 :                                ECORE_DRV_ROLE_KDUMP :
    3625                 :            :                                ECORE_DRV_ROLE_OS;
    3626                 :          0 :         p_load_req->avoid_eng_reset = p_drv_load->avoid_eng_reset;
    3627                 :          0 :         p_load_req->override_force_load = p_drv_load->override_force_load;
    3628                 :            : 
    3629                 :            :         /* Old MFW versions don't support timeout values other than default and
    3630                 :            :          * none, so these values are replaced according to the fall-back action.
    3631                 :            :          */
    3632                 :            : 
    3633         [ #  # ]:          0 :         if (p_drv_load->mfw_timeout_val == ECORE_LOAD_REQ_LOCK_TO_DEFAULT ||
    3634                 :          0 :             p_drv_load->mfw_timeout_val == ECORE_LOAD_REQ_LOCK_TO_NONE ||
    3635         [ #  # ]:          0 :             (p_hwfn->mcp_info->capabilities &
    3636                 :            :              FW_MB_PARAM_FEATURE_SUPPORT_DRV_LOAD_TO)) {
    3637                 :          0 :                 p_load_req->timeout_val = p_drv_load->mfw_timeout_val;
    3638                 :          0 :                 goto out;
    3639                 :            :         }
    3640                 :            : 
    3641      [ #  #  # ]:          0 :         switch (p_drv_load->mfw_timeout_fallback) {
    3642                 :          0 :         case ECORE_TO_FALLBACK_TO_NONE:
    3643                 :          0 :                 p_load_req->timeout_val = ECORE_LOAD_REQ_LOCK_TO_NONE;
    3644                 :          0 :                 break;
    3645                 :            :         case ECORE_TO_FALLBACK_TO_DEFAULT:
    3646                 :            :                 p_load_req->timeout_val = ECORE_LOAD_REQ_LOCK_TO_DEFAULT;
    3647                 :            :                 break;
    3648                 :            :         case ECORE_TO_FALLBACK_FAIL_LOAD:
    3649                 :          0 :                 DP_NOTICE(p_hwfn, false,
    3650                 :            :                           "Received %d as a value for MFW timeout while the MFW supports only default [%d] or none [%d]. Abort.\n",
    3651                 :            :                           p_drv_load->mfw_timeout_val,
    3652                 :            :                           ECORE_LOAD_REQ_LOCK_TO_DEFAULT,
    3653                 :            :                           ECORE_LOAD_REQ_LOCK_TO_NONE);
    3654                 :          0 :                 return ECORE_ABORTED;
    3655                 :            :         }
    3656                 :            : 
    3657         [ #  # ]:          0 :         DP_INFO(p_hwfn,
    3658                 :            :                 "Modified the MFW timeout value from %d to %s [%d] due to lack of MFW support\n",
    3659                 :            :                 p_drv_load->mfw_timeout_val,
    3660                 :            :                 (p_load_req->timeout_val == ECORE_LOAD_REQ_LOCK_TO_DEFAULT) ?
    3661                 :            :                 "default" : "none",
    3662                 :            :                 p_load_req->timeout_val);
    3663                 :            : out:
    3664                 :            :         return ECORE_SUCCESS;
    3665                 :            : }
    3666                 :            : 
    3667                 :          0 : enum _ecore_status_t ecore_vf_start(struct ecore_hwfn *p_hwfn,
    3668                 :            :                                     struct ecore_hw_init_params *p_params)
    3669                 :            : {
    3670         [ #  # ]:          0 :         if (p_params->p_tunn) {
    3671                 :          0 :                 ecore_vf_set_vf_start_tunn_update_param(p_params->p_tunn);
    3672                 :          0 :                 ecore_vf_pf_tunnel_param_update(p_hwfn, p_params->p_tunn);
    3673                 :            :         }
    3674                 :            : 
    3675                 :          0 :         p_hwfn->b_int_enabled = 1;
    3676                 :            : 
    3677                 :          0 :         return ECORE_SUCCESS;
    3678                 :            : }
    3679                 :            : 
    3680                 :          0 : enum _ecore_status_t ecore_hw_init(struct ecore_dev *p_dev,
    3681                 :            :                                    struct ecore_hw_init_params *p_params)
    3682                 :            : {
    3683                 :            :         struct ecore_load_req_params load_req_params;
    3684                 :            :         u32 load_code, resp, param, drv_mb_param;
    3685                 :            :         bool b_default_mtu = true;
    3686                 :            :         struct ecore_hwfn *p_hwfn;
    3687                 :            :         const u32 *fw_overlays;
    3688                 :            :         u32 fw_overlays_len;
    3689                 :            :         enum _ecore_status_t rc = ECORE_SUCCESS;
    3690                 :            :         u16 ether_type;
    3691                 :            :         int i;
    3692                 :            : 
    3693   [ #  #  #  # ]:          0 :         if ((p_params->int_mode == ECORE_INT_MODE_MSI) && ECORE_IS_CMT(p_dev)) {
    3694                 :          0 :                 DP_NOTICE(p_dev, false,
    3695                 :            :                           "MSI mode is not supported for CMT devices\n");
    3696                 :          0 :                 return ECORE_INVAL;
    3697                 :            :         }
    3698                 :            : 
    3699         [ #  # ]:          0 :         if (IS_PF(p_dev)) {
    3700                 :          0 :                 rc = ecore_init_fw_data(p_dev, p_params->bin_fw_data);
    3701         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
    3702                 :            :                         return rc;
    3703                 :            :         }
    3704                 :            : 
    3705         [ #  # ]:          0 :         for_each_hwfn(p_dev, i) {
    3706                 :          0 :                 p_hwfn = &p_dev->hwfns[i];
    3707                 :            : 
    3708                 :            :                 /* If management didn't provide a default, set one of our own */
    3709         [ #  # ]:          0 :                 if (!p_hwfn->hw_info.mtu) {
    3710                 :          0 :                         p_hwfn->hw_info.mtu = 1500;
    3711                 :            :                         b_default_mtu = false;
    3712                 :            :                 }
    3713                 :            : 
    3714         [ #  # ]:          0 :                 if (IS_VF(p_dev)) {
    3715                 :          0 :                         ecore_vf_start(p_hwfn, p_params);
    3716                 :          0 :                         continue;
    3717                 :            :                 }
    3718                 :            : 
    3719                 :          0 :                 rc = ecore_calc_hw_mode(p_hwfn);
    3720         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
    3721                 :          0 :                         return rc;
    3722                 :            : 
    3723   [ #  #  #  # ]:          0 :                 if (IS_PF(p_dev) && (OSAL_GET_BIT(ECORE_MF_8021Q_TAGGING,
    3724         [ #  # ]:          0 :                                                    &p_dev->mf_bits) ||
    3725                 :            :                                      OSAL_GET_BIT(ECORE_MF_8021AD_TAGGING,
    3726                 :            :                                                    &p_dev->mf_bits))) {
    3727         [ #  # ]:          0 :                         if (OSAL_GET_BIT(ECORE_MF_8021Q_TAGGING,
    3728                 :            :                                           &p_dev->mf_bits))
    3729                 :            :                                 ether_type = ETHER_TYPE_VLAN;
    3730                 :            :                         else
    3731                 :            :                                 ether_type = ETHER_TYPE_QINQ;
    3732                 :          0 :                         STORE_RT_REG(p_hwfn, PRS_REG_TAG_ETHERTYPE_0_RT_OFFSET,
    3733                 :            :                                      ether_type);
    3734                 :          0 :                         STORE_RT_REG(p_hwfn, NIG_REG_TAG_ETHERTYPE_0_RT_OFFSET,
    3735                 :            :                                      ether_type);
    3736                 :          0 :                         STORE_RT_REG(p_hwfn, PBF_REG_TAG_ETHERTYPE_0_RT_OFFSET,
    3737                 :            :                                      ether_type);
    3738                 :          0 :                         STORE_RT_REG(p_hwfn, DORQ_REG_TAG1_ETHERTYPE_RT_OFFSET,
    3739                 :            :                                      ether_type);
    3740                 :            :                 }
    3741                 :            : 
    3742                 :          0 :                 ecore_set_spq_block_timeout(p_hwfn, p_params->spq_timeout_ms);
    3743                 :            : 
    3744                 :          0 :                 rc = ecore_fill_load_req_params(p_hwfn, &load_req_params,
    3745                 :            :                                                 p_params->p_drv_load_params);
    3746         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
    3747                 :          0 :                         return rc;
    3748                 :            : 
    3749                 :          0 :                 rc = ecore_mcp_load_req(p_hwfn, p_hwfn->p_main_ptt,
    3750                 :            :                                         &load_req_params);
    3751         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS) {
    3752                 :          0 :                         DP_NOTICE(p_hwfn, false,
    3753                 :            :                                   "Failed sending a LOAD_REQ command\n");
    3754                 :          0 :                         return rc;
    3755                 :            :                 }
    3756                 :            : 
    3757                 :          0 :                 load_code = load_req_params.load_code;
    3758         [ #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_SP,
    3759                 :            :                            "Load request was sent. Load code: 0x%x\n",
    3760                 :            :                            load_code);
    3761                 :            : 
    3762                 :          0 :                 ecore_mcp_set_capabilities(p_hwfn, p_hwfn->p_main_ptt);
    3763                 :            : 
    3764                 :            :                 /* CQ75580:
    3765                 :            :                  * When coming back from hiberbate state, the registers from
    3766                 :            :                  * which shadow is read initially are not initialized. It turns
    3767                 :            :                  * out that these registers get initialized during the call to
    3768                 :            :                  * ecore_mcp_load_req request. So we need to reread them here
    3769                 :            :                  * to get the proper shadow register value.
    3770                 :            :                  * Note: This is a workaround for the missing MFW
    3771                 :            :                  * initialization. It may be removed once the implementation
    3772                 :            :                  * is done.
    3773                 :            :                  */
    3774                 :          0 :                 ecore_reset_mb_shadow(p_hwfn, p_hwfn->p_main_ptt);
    3775                 :            : 
    3776                 :            :                 /* Only relevant for recovery:
    3777                 :            :                  * Clear the indication after the LOAD_REQ command is responded
    3778                 :            :                  * by the MFW.
    3779                 :            :                  */
    3780                 :          0 :                 p_dev->recov_in_prog = false;
    3781                 :            : 
    3782                 :          0 :                 p_hwfn->first_on_engine = (load_code ==
    3783                 :            :                                            FW_MSG_CODE_DRV_LOAD_ENGINE);
    3784                 :            : 
    3785         [ #  # ]:          0 :                 if (!qm_lock_ref_cnt) {
    3786                 :            : #ifdef CONFIG_ECORE_LOCK_ALLOC
    3787                 :            :                         rc = OSAL_SPIN_LOCK_ALLOC(p_hwfn, &qm_lock);
    3788                 :            :                         if (rc) {
    3789                 :            :                                 DP_ERR(p_hwfn, "qm_lock allocation failed\n");
    3790                 :            :                                 goto qm_lock_fail;
    3791                 :            :                         }
    3792                 :            : #endif
    3793                 :            :                         OSAL_SPIN_LOCK_INIT(&qm_lock);
    3794                 :            :                 }
    3795                 :          0 :                 ++qm_lock_ref_cnt;
    3796                 :            : 
    3797                 :            :                 /* Clean up chip from previous driver if such remains exist.
    3798                 :            :                  * This is not needed when the PF is the first one on the
    3799                 :            :                  * engine, since afterwards we are going to init the FW.
    3800                 :            :                  */
    3801         [ #  # ]:          0 :                 if (load_code != FW_MSG_CODE_DRV_LOAD_ENGINE) {
    3802                 :          0 :                         rc = ecore_final_cleanup(p_hwfn, p_hwfn->p_main_ptt,
    3803                 :          0 :                                                  p_hwfn->rel_pf_id, false);
    3804         [ #  # ]:          0 :                         if (rc != ECORE_SUCCESS) {
    3805                 :          0 :                                 ecore_hw_err_notify(p_hwfn,
    3806                 :            :                                                     ECORE_HW_ERR_RAMROD_FAIL);
    3807                 :          0 :                                 goto load_err;
    3808                 :            :                         }
    3809                 :            :                 }
    3810                 :            : 
    3811                 :            :                 /* Log and clear previous pglue_b errors if such exist */
    3812                 :          0 :                 ecore_pglueb_rbc_attn_handler(p_hwfn, p_hwfn->p_main_ptt, true);
    3813                 :            : 
    3814                 :            :                 /* Enable the PF's internal FID_enable in the PXP */
    3815                 :          0 :                 rc = ecore_pglueb_set_pfid_enable(p_hwfn, p_hwfn->p_main_ptt,
    3816                 :            :                                                   true);
    3817         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
    3818                 :          0 :                         goto load_err;
    3819                 :            : 
    3820                 :            :                 /* Clear the pglue_b was_error indication.
    3821                 :            :                  * It must be done after the BME and the internal FID_enable for
    3822                 :            :                  * the PF are set, since VDMs may cause the indication to be set
    3823                 :            :                  * again.
    3824                 :            :                  */
    3825                 :          0 :                 ecore_pglueb_clear_err(p_hwfn, p_hwfn->p_main_ptt);
    3826                 :            : 
    3827                 :          0 :                 fw_overlays = p_dev->fw_data->fw_overlays;
    3828                 :          0 :                 fw_overlays_len = p_dev->fw_data->fw_overlays_len;
    3829                 :          0 :                 p_hwfn->fw_overlay_mem =
    3830                 :          0 :                         ecore_fw_overlay_mem_alloc(p_hwfn, fw_overlays,
    3831                 :            :                                                    fw_overlays_len);
    3832         [ #  # ]:          0 :                 if (!p_hwfn->fw_overlay_mem) {
    3833                 :          0 :                         DP_NOTICE(p_hwfn, false,
    3834                 :            :                                   "Failed to allocate fw overlay memory\n");
    3835                 :          0 :                         goto load_err;
    3836                 :            :                 }
    3837                 :            : 
    3838   [ #  #  #  # ]:          0 :                 switch (load_code) {
    3839                 :          0 :                 case FW_MSG_CODE_DRV_LOAD_ENGINE:
    3840                 :          0 :                         rc = ecore_hw_init_common(p_hwfn, p_hwfn->p_main_ptt,
    3841                 :          0 :                                                   p_hwfn->hw_info.hw_mode);
    3842         [ #  # ]:          0 :                         if (rc != ECORE_SUCCESS)
    3843                 :            :                                 break;
    3844                 :            :                         /* Fall into */
    3845                 :            :                 case FW_MSG_CODE_DRV_LOAD_PORT:
    3846                 :          0 :                         rc = ecore_hw_init_port(p_hwfn, p_hwfn->p_main_ptt,
    3847                 :          0 :                                                 p_hwfn->hw_info.hw_mode);
    3848         [ #  # ]:          0 :                         if (rc != ECORE_SUCCESS)
    3849                 :            :                                 break;
    3850                 :            :                         /* Fall into */
    3851                 :            :                 case FW_MSG_CODE_DRV_LOAD_FUNCTION:
    3852                 :          0 :                         rc = ecore_hw_init_pf(p_hwfn, p_hwfn->p_main_ptt,
    3853                 :          0 :                                               p_hwfn->hw_info.hw_mode,
    3854                 :            :                                               p_params);
    3855                 :          0 :                         break;
    3856                 :            :                 default:
    3857                 :          0 :                         DP_NOTICE(p_hwfn, false,
    3858                 :            :                                   "Unexpected load code [0x%08x]", load_code);
    3859                 :            :                         rc = ECORE_NOTIMPL;
    3860                 :            :                         break;
    3861                 :            :                 }
    3862                 :            : 
    3863         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS) {
    3864                 :          0 :                         DP_NOTICE(p_hwfn, false,
    3865                 :            :                                   "init phase failed for loadcode 0x%x (rc %d)\n",
    3866                 :            :                                   load_code, rc);
    3867                 :          0 :                         goto load_err;
    3868                 :            :                 }
    3869                 :            : 
    3870                 :          0 :                 rc = ecore_mcp_load_done(p_hwfn, p_hwfn->p_main_ptt);
    3871         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS) {
    3872                 :          0 :                         DP_NOTICE(p_hwfn, false,
    3873                 :            :                                   "Sending load done failed, rc = %d\n", rc);
    3874         [ #  # ]:          0 :                         if (rc == ECORE_NOMEM) {
    3875                 :          0 :                                 DP_NOTICE(p_hwfn, false,
    3876                 :            :                                           "Sending load done was failed due to memory allocation failure\n");
    3877                 :          0 :                                 goto load_err;
    3878                 :            :                         }
    3879                 :            :                         return rc;
    3880                 :            :                 }
    3881                 :            : 
    3882                 :            :                 /* send DCBX attention request command */
    3883         [ #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_DCB,
    3884                 :            :                            "sending phony dcbx set command to trigger DCBx attention handling\n");
    3885                 :          0 :                 rc = ecore_mcp_cmd(p_hwfn, p_hwfn->p_main_ptt,
    3886                 :            :                                    DRV_MSG_CODE_SET_DCBX,
    3887                 :            :                                    1 << DRV_MB_PARAM_DCBX_NOTIFY_OFFSET, &resp,
    3888                 :            :                                    &param);
    3889         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS) {
    3890                 :          0 :                         DP_NOTICE(p_hwfn, false,
    3891                 :            :                                   "Failed to send DCBX attention request\n");
    3892                 :          0 :                         return rc;
    3893                 :            :                 }
    3894                 :            : 
    3895                 :          0 :                 p_hwfn->hw_init_done = true;
    3896                 :            :         }
    3897                 :            : 
    3898         [ #  # ]:          0 :         if (IS_PF(p_dev)) {
    3899                 :            :                 /* Get pre-negotiated values for stag, bandwidth etc. */
    3900                 :          0 :                 p_hwfn = ECORE_LEADING_HWFN(p_dev);
    3901         [ #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_SPQ,
    3902                 :            :                            "Sending GET_OEM_UPDATES command to trigger stag/bandwidth attention handling\n");
    3903                 :          0 :                 rc = ecore_mcp_cmd(p_hwfn, p_hwfn->p_main_ptt,
    3904                 :            :                                    DRV_MSG_CODE_GET_OEM_UPDATES,
    3905                 :            :                                    1 << DRV_MB_PARAM_DUMMY_OEM_UPDATES_OFFSET,
    3906                 :            :                                    &resp, &param);
    3907         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
    3908                 :          0 :                         DP_NOTICE(p_hwfn, false,
    3909                 :            :                                   "Failed to send GET_OEM_UPDATES attention request\n");
    3910                 :            :         }
    3911                 :            : 
    3912         [ #  # ]:          0 :         if (IS_PF(p_dev)) {
    3913                 :            :                 /* Get pre-negotiated values for stag, bandwidth etc. */
    3914                 :          0 :                 p_hwfn = ECORE_LEADING_HWFN(p_dev);
    3915         [ #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_SPQ,
    3916                 :            :                            "Sending GET_OEM_UPDATES command to trigger stag/bandwidth attention handling\n");
    3917                 :          0 :                 rc = ecore_mcp_cmd(p_hwfn, p_hwfn->p_main_ptt,
    3918                 :            :                                    DRV_MSG_CODE_GET_OEM_UPDATES,
    3919                 :            :                                    1 << DRV_MB_PARAM_DUMMY_OEM_UPDATES_OFFSET,
    3920                 :            :                                    &resp, &param);
    3921         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
    3922                 :          0 :                         DP_NOTICE(p_hwfn, false,
    3923                 :            :                                   "Failed to send GET_OEM_UPDATES attention request\n");
    3924                 :            :         }
    3925                 :            : 
    3926         [ #  # ]:          0 :         if (IS_PF(p_dev)) {
    3927                 :          0 :                 p_hwfn = ECORE_LEADING_HWFN(p_dev);
    3928                 :            :                 drv_mb_param = STORM_FW_VERSION;
    3929                 :          0 :                 rc = ecore_mcp_cmd(p_hwfn, p_hwfn->p_main_ptt,
    3930                 :            :                                    DRV_MSG_CODE_OV_UPDATE_STORM_FW_VER,
    3931                 :            :                                    drv_mb_param, &resp, &param);
    3932         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
    3933                 :          0 :                         DP_INFO(p_hwfn, "Failed to update firmware version\n");
    3934                 :            : 
    3935         [ #  # ]:          0 :                 if (!b_default_mtu) {
    3936                 :          0 :                         rc = ecore_mcp_ov_update_mtu(p_hwfn, p_hwfn->p_main_ptt,
    3937                 :          0 :                                                       p_hwfn->hw_info.mtu);
    3938         [ #  # ]:          0 :                         if (rc != ECORE_SUCCESS)
    3939                 :          0 :                                 DP_INFO(p_hwfn, "Failed to update default mtu\n");
    3940                 :            :                 }
    3941                 :            : 
    3942                 :          0 :                 rc = ecore_mcp_ov_update_driver_state(p_hwfn,
    3943                 :            :                                                       p_hwfn->p_main_ptt,
    3944                 :            :                                                 ECORE_OV_DRIVER_STATE_DISABLED);
    3945         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
    3946                 :          0 :                         DP_INFO(p_hwfn, "Failed to update driver state\n");
    3947                 :            : 
    3948                 :          0 :                 rc = ecore_mcp_ov_update_eswitch(p_hwfn, p_hwfn->p_main_ptt,
    3949                 :            :                                                  ECORE_OV_ESWITCH_NONE);
    3950         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
    3951                 :          0 :                         DP_INFO(p_hwfn, "Failed to update eswitch mode\n");
    3952                 :            :         }
    3953                 :            : 
    3954                 :            :         return rc;
    3955                 :            : 
    3956                 :          0 : load_err:
    3957                 :          0 :         --qm_lock_ref_cnt;
    3958                 :            : #ifdef CONFIG_ECORE_LOCK_ALLOC
    3959                 :            :         if (!qm_lock_ref_cnt)
    3960                 :            :                 OSAL_SPIN_LOCK_DEALLOC(&qm_lock);
    3961                 :            : qm_lock_fail:
    3962                 :            : #endif
    3963                 :            :         /* The MFW load lock should be released regardless of success or failure
    3964                 :            :          * of initialization.
    3965                 :            :          * TODO: replace this with an attempt to send cancel_load.
    3966                 :            :          */
    3967                 :          0 :         ecore_mcp_load_done(p_hwfn, p_hwfn->p_main_ptt);
    3968                 :          0 :         return rc;
    3969                 :            : }
    3970                 :            : 
    3971                 :            : #define ECORE_HW_STOP_RETRY_LIMIT       (10)
    3972                 :          0 : static void ecore_hw_timers_stop(struct ecore_dev *p_dev,
    3973                 :            :                                  struct ecore_hwfn *p_hwfn,
    3974                 :            :                                  struct ecore_ptt *p_ptt)
    3975                 :            : {
    3976                 :            :         int i;
    3977                 :            : 
    3978                 :            :         /* close timers */
    3979                 :          0 :         ecore_wr(p_hwfn, p_ptt, TM_REG_PF_ENABLE_CONN, 0x0);
    3980                 :          0 :         ecore_wr(p_hwfn, p_ptt, TM_REG_PF_ENABLE_TASK, 0x0);
    3981   [ #  #  #  # ]:          0 :         for (i = 0; i < ECORE_HW_STOP_RETRY_LIMIT && !p_dev->recov_in_prog;
    3982                 :          0 :                                                                         i++) {
    3983         [ #  # ]:          0 :                 if ((!ecore_rd(p_hwfn, p_ptt,
    3984         [ #  # ]:          0 :                                TM_REG_PF_SCAN_ACTIVE_CONN)) &&
    3985                 :          0 :                     (!ecore_rd(p_hwfn, p_ptt, TM_REG_PF_SCAN_ACTIVE_TASK)))
    3986                 :            :                         break;
    3987                 :            : 
    3988                 :            :                 /* Dependent on number of connection/tasks, possibly
    3989                 :            :                  * 1ms sleep is required between polls
    3990                 :            :                  */
    3991                 :          0 :                 OSAL_MSLEEP(1);
    3992                 :            :         }
    3993                 :            : 
    3994         [ #  # ]:          0 :         if (i < ECORE_HW_STOP_RETRY_LIMIT)
    3995                 :            :                 return;
    3996                 :            : 
    3997                 :          0 :         DP_NOTICE(p_hwfn, false,
    3998                 :            :                   "Timers linear scans are not over [Connection %02x Tasks %02x]\n",
    3999                 :            :                   (u8)ecore_rd(p_hwfn, p_ptt, TM_REG_PF_SCAN_ACTIVE_CONN),
    4000                 :            :                   (u8)ecore_rd(p_hwfn, p_ptt, TM_REG_PF_SCAN_ACTIVE_TASK));
    4001                 :            : }
    4002                 :            : 
    4003                 :          0 : void ecore_hw_timers_stop_all(struct ecore_dev *p_dev)
    4004                 :            : {
    4005                 :            :         int j;
    4006                 :            : 
    4007         [ #  # ]:          0 :         for_each_hwfn(p_dev, j) {
    4008                 :          0 :                 struct ecore_hwfn *p_hwfn = &p_dev->hwfns[j];
    4009                 :          0 :                 struct ecore_ptt *p_ptt = p_hwfn->p_main_ptt;
    4010                 :            : 
    4011                 :          0 :                 ecore_hw_timers_stop(p_dev, p_hwfn, p_ptt);
    4012                 :            :         }
    4013                 :          0 : }
    4014                 :            : 
    4015                 :          0 : static enum _ecore_status_t ecore_verify_reg_val(struct ecore_hwfn *p_hwfn,
    4016                 :            :                                                  struct ecore_ptt *p_ptt,
    4017                 :            :                                                  u32 addr, u32 expected_val)
    4018                 :            : {
    4019                 :          0 :         u32 val = ecore_rd(p_hwfn, p_ptt, addr);
    4020                 :            : 
    4021         [ #  # ]:          0 :         if (val != expected_val) {
    4022                 :          0 :                 DP_NOTICE(p_hwfn, true,
    4023                 :            :                           "Value at address 0x%08x is 0x%08x while the expected value is 0x%08x\n",
    4024                 :            :                           addr, val, expected_val);
    4025                 :          0 :                 return ECORE_UNKNOWN_ERROR;
    4026                 :            :         }
    4027                 :            : 
    4028                 :            :         return ECORE_SUCCESS;
    4029                 :            : }
    4030                 :            : 
    4031                 :          0 : enum _ecore_status_t ecore_hw_stop(struct ecore_dev *p_dev)
    4032                 :            : {
    4033                 :            :         struct ecore_hwfn *p_hwfn;
    4034                 :            :         struct ecore_ptt *p_ptt;
    4035                 :            :         enum _ecore_status_t rc, rc2 = ECORE_SUCCESS;
    4036                 :            :         int j;
    4037                 :            : 
    4038         [ #  # ]:          0 :         for_each_hwfn(p_dev, j) {
    4039                 :          0 :                 p_hwfn = &p_dev->hwfns[j];
    4040                 :          0 :                 p_ptt = p_hwfn->p_main_ptt;
    4041                 :            : 
    4042         [ #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_IFDOWN, "Stopping hw/fw\n");
    4043                 :            : 
    4044         [ #  # ]:          0 :                 if (IS_VF(p_dev)) {
    4045                 :          0 :                         ecore_vf_pf_int_cleanup(p_hwfn);
    4046                 :          0 :                         rc = ecore_vf_pf_reset(p_hwfn);
    4047         [ #  # ]:          0 :                         if (rc != ECORE_SUCCESS) {
    4048                 :          0 :                                 DP_NOTICE(p_hwfn, true,
    4049                 :            :                                           "ecore_vf_pf_reset failed. rc = %d.\n",
    4050                 :            :                                           rc);
    4051                 :            :                                 rc2 = ECORE_UNKNOWN_ERROR;
    4052                 :            :                         }
    4053                 :          0 :                         continue;
    4054                 :            :                 }
    4055                 :            : 
    4056                 :            :                 /* mark the hw as uninitialized... */
    4057                 :          0 :                 p_hwfn->hw_init_done = false;
    4058                 :            : 
    4059                 :            :                 /* Send unload command to MCP */
    4060         [ #  # ]:          0 :                 if (!p_dev->recov_in_prog) {
    4061                 :          0 :                         rc = ecore_mcp_unload_req(p_hwfn, p_ptt);
    4062         [ #  # ]:          0 :                         if (rc != ECORE_SUCCESS) {
    4063                 :          0 :                                 DP_NOTICE(p_hwfn, false,
    4064                 :            :                                           "Failed sending a UNLOAD_REQ command. rc = %d.\n",
    4065                 :            :                                           rc);
    4066                 :            :                                 rc2 = ECORE_UNKNOWN_ERROR;
    4067                 :            :                         }
    4068                 :            :                 }
    4069                 :            : 
    4070                 :            :                 OSAL_DPC_SYNC(p_hwfn);
    4071                 :            : 
    4072                 :            :                 /* After this point no MFW attentions are expected, e.g. prevent
    4073                 :            :                  * race between pf stop and dcbx pf update.
    4074                 :            :                  */
    4075                 :            : 
    4076                 :          0 :                 rc = ecore_sp_pf_stop(p_hwfn);
    4077         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS) {
    4078                 :          0 :                         DP_NOTICE(p_hwfn, false,
    4079                 :            :                                   "Failed to close PF against FW [rc = %d]. Continue to stop HW to prevent illegal host access by the device.\n",
    4080                 :            :                                   rc);
    4081                 :            :                         rc2 = ECORE_UNKNOWN_ERROR;
    4082                 :            :                 }
    4083                 :            : 
    4084                 :            :                 OSAL_DPC_SYNC(p_hwfn);
    4085                 :            : 
    4086                 :            :                 /* After this point we don't expect the FW to send us async
    4087                 :            :                  * events
    4088                 :            :                  */
    4089                 :            : 
    4090                 :            :                 /* perform debug action after PF stop was sent */
    4091                 :            :                 OSAL_AFTER_PF_STOP((void *)p_dev, p_hwfn->my_id);
    4092                 :            : 
    4093                 :            :                 /* close NIG to BRB gate */
    4094                 :          0 :                 ecore_wr(p_hwfn, p_ptt,
    4095                 :            :                          NIG_REG_RX_LLH_BRB_GATE_DNTFWD_PERPF, 0x1);
    4096                 :            : 
    4097                 :            :                 /* close parser */
    4098                 :          0 :                 ecore_wr(p_hwfn, p_ptt, PRS_REG_SEARCH_TCP, 0x0);
    4099                 :          0 :                 ecore_wr(p_hwfn, p_ptt, PRS_REG_SEARCH_UDP, 0x0);
    4100                 :          0 :                 ecore_wr(p_hwfn, p_ptt, PRS_REG_SEARCH_FCOE, 0x0);
    4101                 :          0 :                 ecore_wr(p_hwfn, p_ptt, PRS_REG_SEARCH_ROCE, 0x0);
    4102                 :          0 :                 ecore_wr(p_hwfn, p_ptt, PRS_REG_SEARCH_OPENFLOW, 0x0);
    4103                 :            : 
    4104                 :            :                 /* @@@TBD - clean transmission queues (5.b) */
    4105                 :            :                 /* @@@TBD - clean BTB (5.c) */
    4106                 :            : 
    4107                 :          0 :                 ecore_hw_timers_stop(p_dev, p_hwfn, p_ptt);
    4108                 :            : 
    4109                 :            :                 /* @@@TBD - verify DMAE requests are done (8) */
    4110                 :            : 
    4111                 :            :                 /* Disable Attention Generation */
    4112                 :          0 :                 ecore_int_igu_disable_int(p_hwfn, p_ptt);
    4113                 :          0 :                 ecore_wr(p_hwfn, p_ptt, IGU_REG_LEADING_EDGE_LATCH, 0);
    4114                 :          0 :                 ecore_wr(p_hwfn, p_ptt, IGU_REG_TRAILING_EDGE_LATCH, 0);
    4115                 :          0 :                 ecore_int_igu_init_pure_rt(p_hwfn, p_ptt, false, true);
    4116                 :          0 :                 rc = ecore_int_igu_reset_cam_default(p_hwfn, p_ptt);
    4117         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS) {
    4118                 :          0 :                         DP_NOTICE(p_hwfn, true,
    4119                 :            :                                   "Failed to return IGU CAM to default\n");
    4120                 :            :                         rc2 = ECORE_UNKNOWN_ERROR;
    4121                 :            :                 }
    4122                 :            : 
    4123                 :            :                 /* Need to wait 1ms to guarantee SBs are cleared */
    4124                 :          0 :                 OSAL_MSLEEP(1);
    4125                 :            : 
    4126   [ #  #  #  # ]:          0 :                 if (IS_LEAD_HWFN(p_hwfn) &&
    4127                 :          0 :                     OSAL_GET_BIT(ECORE_MF_LLH_MAC_CLSS, &p_dev->mf_bits) &&
    4128         [ #  # ]:          0 :                     !ECORE_IS_FCOE_PERSONALITY(p_hwfn))
    4129                 :          0 :                         ecore_llh_remove_mac_filter(p_dev, 0,
    4130                 :          0 :                                                    p_hwfn->hw_info.hw_mac_addr);
    4131                 :            : 
    4132         [ #  # ]:          0 :                 if (!p_dev->recov_in_prog) {
    4133                 :          0 :                         ecore_verify_reg_val(p_hwfn, p_ptt,
    4134                 :            :                                              QM_REG_USG_CNT_PF_TX, 0);
    4135                 :          0 :                         ecore_verify_reg_val(p_hwfn, p_ptt,
    4136                 :            :                                              QM_REG_USG_CNT_PF_OTHER, 0);
    4137                 :            :                         /* @@@TBD - assert on incorrect xCFC values (10.b) */
    4138                 :            :                 }
    4139                 :            : 
    4140                 :            :                 /* Disable PF in HW blocks */
    4141                 :          0 :                 ecore_wr(p_hwfn, p_ptt, DORQ_REG_PF_DB_ENABLE, 0);
    4142                 :          0 :                 ecore_wr(p_hwfn, p_ptt, QM_REG_PF_EN, 0);
    4143                 :            : 
    4144                 :          0 :                 --qm_lock_ref_cnt;
    4145                 :            : #ifdef CONFIG_ECORE_LOCK_ALLOC
    4146                 :            :                 if (!qm_lock_ref_cnt)
    4147                 :            :                         OSAL_SPIN_LOCK_DEALLOC(&qm_lock);
    4148                 :            : #endif
    4149                 :            : 
    4150         [ #  # ]:          0 :                 if (!p_dev->recov_in_prog) {
    4151                 :          0 :                         rc = ecore_mcp_unload_done(p_hwfn, p_ptt);
    4152         [ #  # ]:          0 :                         if (rc == ECORE_NOMEM) {
    4153                 :          0 :                                 DP_NOTICE(p_hwfn, false,
    4154                 :            :                                          "Failed sending an UNLOAD_DONE command due to a memory allocation failure. Resending.\n");
    4155                 :          0 :                                 rc = ecore_mcp_unload_done(p_hwfn, p_ptt);
    4156                 :            :                         }
    4157         [ #  # ]:          0 :                         if (rc != ECORE_SUCCESS) {
    4158                 :          0 :                                 DP_NOTICE(p_hwfn, false,
    4159                 :            :                                           "Failed sending a UNLOAD_DONE command. rc = %d.\n",
    4160                 :            :                                           rc);
    4161                 :            :                                 rc2 = ECORE_UNKNOWN_ERROR;
    4162                 :            :                         }
    4163                 :            :                 }
    4164                 :            :         } /* hwfn loop */
    4165                 :            : 
    4166   [ #  #  #  # ]:          0 :         if (IS_PF(p_dev) && !p_dev->recov_in_prog) {
    4167                 :          0 :                 p_hwfn = ECORE_LEADING_HWFN(p_dev);
    4168                 :          0 :                 p_ptt = ECORE_LEADING_HWFN(p_dev)->p_main_ptt;
    4169                 :            : 
    4170                 :            :                  /* Clear the PF's internal FID_enable in the PXP.
    4171                 :            :                   * In CMT this should only be done for first hw-function, and
    4172                 :            :                   * only after all transactions have stopped for all active
    4173                 :            :                   * hw-functions.
    4174                 :            :                   */
    4175                 :          0 :                 rc = ecore_pglueb_set_pfid_enable(p_hwfn, p_hwfn->p_main_ptt,
    4176                 :            :                                                   false);
    4177         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS) {
    4178                 :          0 :                         DP_NOTICE(p_hwfn, true,
    4179                 :            :                                   "ecore_pglueb_set_pfid_enable() failed. rc = %d.\n",
    4180                 :            :                                   rc);
    4181                 :            :                         rc2 = ECORE_UNKNOWN_ERROR;
    4182                 :            :                 }
    4183                 :            :         }
    4184                 :            : 
    4185                 :          0 :         return rc2;
    4186                 :            : }
    4187                 :            : 
    4188                 :          0 : enum _ecore_status_t ecore_hw_stop_fastpath(struct ecore_dev *p_dev)
    4189                 :            : {
    4190                 :            :         int j;
    4191                 :            : 
    4192         [ #  # ]:          0 :         for_each_hwfn(p_dev, j) {
    4193                 :          0 :                 struct ecore_hwfn *p_hwfn = &p_dev->hwfns[j];
    4194                 :            :                 struct ecore_ptt *p_ptt;
    4195                 :            : 
    4196         [ #  # ]:          0 :                 if (IS_VF(p_dev)) {
    4197                 :          0 :                         ecore_vf_pf_int_cleanup(p_hwfn);
    4198                 :          0 :                         continue;
    4199                 :            :                 }
    4200                 :          0 :                 p_ptt = ecore_ptt_acquire(p_hwfn);
    4201         [ #  # ]:          0 :                 if (!p_ptt)
    4202                 :            :                         return ECORE_AGAIN;
    4203                 :            : 
    4204         [ #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_IFDOWN,
    4205                 :            :                            "Shutting down the fastpath\n");
    4206                 :            : 
    4207                 :          0 :                 ecore_wr(p_hwfn, p_ptt,
    4208                 :            :                          NIG_REG_RX_LLH_BRB_GATE_DNTFWD_PERPF, 0x1);
    4209                 :            : 
    4210                 :          0 :                 ecore_wr(p_hwfn, p_ptt, PRS_REG_SEARCH_TCP, 0x0);
    4211                 :          0 :                 ecore_wr(p_hwfn, p_ptt, PRS_REG_SEARCH_UDP, 0x0);
    4212                 :          0 :                 ecore_wr(p_hwfn, p_ptt, PRS_REG_SEARCH_FCOE, 0x0);
    4213                 :          0 :                 ecore_wr(p_hwfn, p_ptt, PRS_REG_SEARCH_ROCE, 0x0);
    4214                 :          0 :                 ecore_wr(p_hwfn, p_ptt, PRS_REG_SEARCH_OPENFLOW, 0x0);
    4215                 :            : 
    4216                 :            :                 /* @@@TBD - clean transmission queues (5.b) */
    4217                 :            :                 /* @@@TBD - clean BTB (5.c) */
    4218                 :            : 
    4219                 :            :                 /* @@@TBD - verify DMAE requests are done (8) */
    4220                 :            : 
    4221                 :          0 :                 ecore_int_igu_init_pure_rt(p_hwfn, p_ptt, false, false);
    4222                 :            :                 /* Need to wait 1ms to guarantee SBs are cleared */
    4223                 :          0 :                 OSAL_MSLEEP(1);
    4224                 :          0 :                 ecore_ptt_release(p_hwfn, p_ptt);
    4225                 :            :         }
    4226                 :            : 
    4227                 :            :         return ECORE_SUCCESS;
    4228                 :            : }
    4229                 :            : 
    4230                 :          0 : enum _ecore_status_t ecore_hw_start_fastpath(struct ecore_hwfn *p_hwfn)
    4231                 :            : {
    4232                 :            :         struct ecore_ptt *p_ptt;
    4233                 :            : 
    4234         [ #  # ]:          0 :         if (IS_VF(p_hwfn->p_dev))
    4235                 :            :                 return ECORE_SUCCESS;
    4236                 :            : 
    4237                 :          0 :         p_ptt = ecore_ptt_acquire(p_hwfn);
    4238         [ #  # ]:          0 :         if (!p_ptt)
    4239                 :            :                 return ECORE_AGAIN;
    4240                 :            : 
    4241                 :            :         /* If roce info is allocated it means roce is initialized and should
    4242                 :            :          * be enabled in searcher.
    4243                 :            :          */
    4244         [ #  # ]:          0 :         if (p_hwfn->p_rdma_info) {
    4245         [ #  # ]:          0 :                 if (p_hwfn->b_rdma_enabled_in_prs)
    4246                 :          0 :                         ecore_wr(p_hwfn, p_ptt,
    4247                 :            :                                  p_hwfn->rdma_prs_search_reg, 0x1);
    4248                 :          0 :                 ecore_wr(p_hwfn, p_ptt, TM_REG_PF_ENABLE_CONN, 0x1);
    4249                 :            :         }
    4250                 :            : 
    4251                 :            :         /* Re-open incoming traffic */
    4252                 :          0 :         ecore_wr(p_hwfn, p_ptt,
    4253                 :            :                  NIG_REG_RX_LLH_BRB_GATE_DNTFWD_PERPF, 0x0);
    4254                 :          0 :         ecore_ptt_release(p_hwfn, p_ptt);
    4255                 :            : 
    4256                 :          0 :         return ECORE_SUCCESS;
    4257                 :            : }
    4258                 :            : 
    4259                 :            : /* Free hwfn memory and resources acquired in hw_hwfn_prepare */
    4260                 :            : static void ecore_hw_hwfn_free(struct ecore_hwfn *p_hwfn)
    4261                 :            : {
    4262                 :          0 :         ecore_ptt_pool_free(p_hwfn);
    4263                 :          0 :         OSAL_FREE(p_hwfn->p_dev, p_hwfn->hw_info.p_igu_info);
    4264                 :          0 : }
    4265                 :            : 
    4266                 :            : /* Setup bar access */
    4267                 :          0 : static void ecore_hw_hwfn_prepare(struct ecore_hwfn *p_hwfn)
    4268                 :            : {
    4269                 :            :         /* clear indirect access */
    4270         [ #  # ]:          0 :         if (ECORE_IS_AH(p_hwfn->p_dev)) {
    4271                 :          0 :                 ecore_wr(p_hwfn, p_hwfn->p_main_ptt,
    4272                 :            :                          PGLUE_B_REG_PGL_ADDR_E8_F0_K2, 0);
    4273                 :          0 :                 ecore_wr(p_hwfn, p_hwfn->p_main_ptt,
    4274                 :            :                          PGLUE_B_REG_PGL_ADDR_EC_F0_K2, 0);
    4275                 :          0 :                 ecore_wr(p_hwfn, p_hwfn->p_main_ptt,
    4276                 :            :                          PGLUE_B_REG_PGL_ADDR_F0_F0_K2, 0);
    4277                 :          0 :                 ecore_wr(p_hwfn, p_hwfn->p_main_ptt,
    4278                 :            :                          PGLUE_B_REG_PGL_ADDR_F4_F0_K2, 0);
    4279                 :            :         } else {
    4280                 :          0 :                 ecore_wr(p_hwfn, p_hwfn->p_main_ptt,
    4281                 :            :                          PGLUE_B_REG_PGL_ADDR_88_F0_BB, 0);
    4282                 :          0 :                 ecore_wr(p_hwfn, p_hwfn->p_main_ptt,
    4283                 :            :                          PGLUE_B_REG_PGL_ADDR_8C_F0_BB, 0);
    4284                 :          0 :                 ecore_wr(p_hwfn, p_hwfn->p_main_ptt,
    4285                 :            :                          PGLUE_B_REG_PGL_ADDR_90_F0_BB, 0);
    4286                 :          0 :                 ecore_wr(p_hwfn, p_hwfn->p_main_ptt,
    4287                 :            :                          PGLUE_B_REG_PGL_ADDR_94_F0_BB, 0);
    4288                 :            :         }
    4289                 :            : 
    4290                 :            :         /* Clean previous pglue_b errors if such exist */
    4291                 :          0 :         ecore_pglueb_clear_err(p_hwfn, p_hwfn->p_main_ptt);
    4292                 :            : 
    4293                 :            :         /* enable internal target-read */
    4294                 :          0 :         ecore_wr(p_hwfn, p_hwfn->p_main_ptt,
    4295                 :            :                  PGLUE_B_REG_INTERNAL_PFID_ENABLE_TARGET_READ, 1);
    4296                 :          0 : }
    4297                 :            : 
    4298                 :          0 : static void get_function_id(struct ecore_hwfn *p_hwfn)
    4299                 :            : {
    4300                 :            :         /* ME Register */
    4301                 :          0 :         p_hwfn->hw_info.opaque_fid = (u16)REG_RD(p_hwfn,
    4302                 :            :                                                   PXP_PF_ME_OPAQUE_ADDR);
    4303                 :            : 
    4304                 :          0 :         p_hwfn->hw_info.concrete_fid = REG_RD(p_hwfn, PXP_PF_ME_CONCRETE_ADDR);
    4305                 :            : 
    4306                 :            :         /* Bits 16-19 from the ME registers are the pf_num */
    4307                 :          0 :         p_hwfn->abs_pf_id = (p_hwfn->hw_info.concrete_fid >> 16) & 0xf;
    4308                 :          0 :         p_hwfn->rel_pf_id = GET_FIELD(p_hwfn->hw_info.concrete_fid,
    4309                 :            :                                       PXP_CONCRETE_FID_PFID);
    4310                 :          0 :         p_hwfn->port_id = GET_FIELD(p_hwfn->hw_info.concrete_fid,
    4311                 :            :                                     PXP_CONCRETE_FID_PORT);
    4312                 :            : 
    4313         [ #  # ]:          0 :         DP_VERBOSE(p_hwfn, ECORE_MSG_PROBE,
    4314                 :            :                    "Read ME register: Concrete 0x%08x Opaque 0x%04x\n",
    4315                 :            :                    p_hwfn->hw_info.concrete_fid, p_hwfn->hw_info.opaque_fid);
    4316                 :          0 : }
    4317                 :            : 
    4318                 :          0 : static void ecore_hw_set_feat(struct ecore_hwfn *p_hwfn)
    4319                 :            : {
    4320                 :            :         u32 *feat_num = p_hwfn->hw_info.feat_num;
    4321                 :            :         struct ecore_sb_cnt_info sb_cnt;
    4322                 :            :         u32 non_l2_sbs = 0;
    4323                 :            : 
    4324                 :            :         OSAL_MEM_ZERO(&sb_cnt, sizeof(sb_cnt));
    4325                 :          0 :         ecore_int_get_num_sbs(p_hwfn, &sb_cnt);
    4326                 :            : 
    4327                 :            :         /* L2 Queues require each: 1 status block. 1 L2 queue */
    4328         [ #  # ]:          0 :         if (ECORE_IS_L2_PERSONALITY(p_hwfn)) {
    4329                 :            :                 /* Start by allocating VF queues, then PF's */
    4330                 :          0 :                 feat_num[ECORE_VF_L2_QUE] =
    4331                 :          0 :                         OSAL_MIN_T(u32,
    4332                 :            :                                    RESC_NUM(p_hwfn, ECORE_L2_QUEUE),
    4333                 :            :                                    sb_cnt.iov_cnt);
    4334                 :          0 :                 feat_num[ECORE_PF_L2_QUE] =
    4335                 :          0 :                         OSAL_MIN_T(u32,
    4336                 :            :                                    sb_cnt.cnt - non_l2_sbs,
    4337                 :            :                                    RESC_NUM(p_hwfn, ECORE_L2_QUEUE) -
    4338                 :            :                                    FEAT_NUM(p_hwfn, ECORE_VF_L2_QUE));
    4339                 :            :         }
    4340                 :            : 
    4341         [ #  # ]:          0 :         if (ECORE_IS_FCOE_PERSONALITY(p_hwfn) ||
    4342                 :            :             ECORE_IS_ISCSI_PERSONALITY(p_hwfn)) {
    4343                 :            :                 u32 *p_storage_feat = ECORE_IS_FCOE_PERSONALITY(p_hwfn) ?
    4344         [ #  # ]:          0 :                                       &feat_num[ECORE_FCOE_CQ] :
    4345                 :            :                                       &feat_num[ECORE_ISCSI_CQ];
    4346                 :          0 :                 u32 limit = sb_cnt.cnt;
    4347                 :            : 
    4348                 :            :                 /* The number of queues should not exceed the number of FP SBs.
    4349                 :            :                  * In storage target, the queues are divided into pairs of a CQ
    4350                 :            :                  * and a CmdQ, and each pair uses a single SB. The limit in
    4351                 :            :                  * this case should allow a max ratio of 2:1 instead of 1:1.
    4352                 :            :                  */
    4353         [ #  # ]:          0 :                 if (p_hwfn->p_dev->b_is_target)
    4354                 :          0 :                         limit *= 2;
    4355                 :          0 :                 *p_storage_feat = OSAL_MIN_T(u32, limit,
    4356                 :            :                                              RESC_NUM(p_hwfn, ECORE_CMDQS_CQS));
    4357                 :            : 
    4358                 :            :                 /* @DPDK */
    4359                 :            :                 /* The size of "cq_cmdq_sb_num_arr" in the fcoe/iscsi init
    4360                 :            :                  * ramrod is limited to "NUM_OF_GLOBAL_QUEUES / 2".
    4361                 :            :                  */
    4362                 :          0 :                 *p_storage_feat = OSAL_MIN_T(u32, *p_storage_feat,
    4363                 :            :                                              (NUM_OF_GLOBAL_QUEUES / 2));
    4364                 :            :         }
    4365                 :            : 
    4366         [ #  # ]:          0 :         DP_VERBOSE(p_hwfn, ECORE_MSG_PROBE,
    4367                 :            :                    "#PF_L2_QUEUE=%d VF_L2_QUEUES=%d #ROCE_CNQ=%d #FCOE_CQ=%d #ISCSI_CQ=%d #SB=%d\n",
    4368                 :            :                    (int)FEAT_NUM(p_hwfn, ECORE_PF_L2_QUE),
    4369                 :            :                    (int)FEAT_NUM(p_hwfn, ECORE_VF_L2_QUE),
    4370                 :            :                    (int)FEAT_NUM(p_hwfn, ECORE_RDMA_CNQ),
    4371                 :            :                    (int)FEAT_NUM(p_hwfn, ECORE_FCOE_CQ),
    4372                 :            :                    (int)FEAT_NUM(p_hwfn, ECORE_ISCSI_CQ),
    4373                 :            :                    (int)sb_cnt.cnt);
    4374                 :          0 : }
    4375                 :            : 
    4376                 :          0 : const char *ecore_hw_get_resc_name(enum ecore_resources res_id)
    4377                 :            : {
    4378   [ #  #  #  #  :          0 :         switch (res_id) {
          #  #  #  #  #  
          #  #  #  #  #  
                      # ]
    4379                 :            :         case ECORE_L2_QUEUE:
    4380                 :            :                 return "L2_QUEUE";
    4381                 :          0 :         case ECORE_VPORT:
    4382                 :          0 :                 return "VPORT";
    4383                 :          0 :         case ECORE_RSS_ENG:
    4384                 :          0 :                 return "RSS_ENG";
    4385                 :          0 :         case ECORE_PQ:
    4386                 :          0 :                 return "PQ";
    4387                 :          0 :         case ECORE_RL:
    4388                 :          0 :                 return "RL";
    4389                 :          0 :         case ECORE_MAC:
    4390                 :          0 :                 return "MAC";
    4391                 :          0 :         case ECORE_VLAN:
    4392                 :          0 :                 return "VLAN";
    4393                 :          0 :         case ECORE_RDMA_CNQ_RAM:
    4394                 :          0 :                 return "RDMA_CNQ_RAM";
    4395                 :          0 :         case ECORE_ILT:
    4396                 :          0 :                 return "ILT";
    4397                 :          0 :         case ECORE_LL2_QUEUE:
    4398                 :          0 :                 return "LL2_QUEUE";
    4399                 :          0 :         case ECORE_CMDQS_CQS:
    4400                 :          0 :                 return "CMDQS_CQS";
    4401                 :          0 :         case ECORE_RDMA_STATS_QUEUE:
    4402                 :          0 :                 return "RDMA_STATS_QUEUE";
    4403                 :          0 :         case ECORE_BDQ:
    4404                 :          0 :                 return "BDQ";
    4405                 :          0 :         case ECORE_SB:
    4406                 :          0 :                 return "SB";
    4407                 :          0 :         default:
    4408                 :          0 :                 return "UNKNOWN_RESOURCE";
    4409                 :            :         }
    4410                 :            : }
    4411                 :            : 
    4412                 :            : static enum _ecore_status_t
    4413                 :          0 : __ecore_hw_set_soft_resc_size(struct ecore_hwfn *p_hwfn,
    4414                 :            :                               struct ecore_ptt *p_ptt,
    4415                 :            :                               enum ecore_resources res_id,
    4416                 :            :                               u32 resc_max_val,
    4417                 :            :                               u32 *p_mcp_resp)
    4418                 :            : {
    4419                 :            :         enum _ecore_status_t rc;
    4420                 :            : 
    4421                 :          0 :         rc = ecore_mcp_set_resc_max_val(p_hwfn, p_ptt, res_id,
    4422                 :            :                                         resc_max_val, p_mcp_resp);
    4423         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS) {
    4424                 :          0 :                 DP_NOTICE(p_hwfn, false,
    4425                 :            :                           "MFW response failure for a max value setting of resource %d [%s]\n",
    4426                 :            :                           res_id, ecore_hw_get_resc_name(res_id));
    4427                 :          0 :                 return rc;
    4428                 :            :         }
    4429                 :            : 
    4430         [ #  # ]:          0 :         if (*p_mcp_resp != FW_MSG_CODE_RESOURCE_ALLOC_OK)
    4431                 :          0 :                 DP_INFO(p_hwfn,
    4432                 :            :                         "Failed to set the max value of resource %d [%s]. mcp_resp = 0x%08x.\n",
    4433                 :            :                         res_id, ecore_hw_get_resc_name(res_id), *p_mcp_resp);
    4434                 :            : 
    4435                 :            :         return ECORE_SUCCESS;
    4436                 :            : }
    4437                 :            : 
    4438                 :            : #define RDMA_NUM_STATISTIC_COUNTERS_K2                  MAX_NUM_VPORTS_K2
    4439                 :            : #define RDMA_NUM_STATISTIC_COUNTERS_BB                  MAX_NUM_VPORTS_BB
    4440                 :            : 
    4441                 :            : static u32 ecore_hsi_def_val[][MAX_CHIP_IDS] = {
    4442                 :            :         {MAX_NUM_VFS_BB, MAX_NUM_VFS_K2},
    4443                 :            :         {MAX_NUM_L2_QUEUES_BB, MAX_NUM_L2_QUEUES_K2},
    4444                 :            :         {MAX_NUM_PORTS_BB, MAX_NUM_PORTS_K2},
    4445                 :            :         {MAX_SB_PER_PATH_BB, MAX_SB_PER_PATH_K2, },
    4446                 :            :         {MAX_NUM_PFS_BB, MAX_NUM_PFS_K2},
    4447                 :            :         {MAX_NUM_VPORTS_BB, MAX_NUM_VPORTS_K2},
    4448                 :            :         {ETH_RSS_ENGINE_NUM_BB, ETH_RSS_ENGINE_NUM_K2},
    4449                 :            :         {MAX_QM_TX_QUEUES_BB, MAX_QM_TX_QUEUES_K2},
    4450                 :            :         {PXP_NUM_ILT_RECORDS_BB, PXP_NUM_ILT_RECORDS_K2},
    4451                 :            :         {RDMA_NUM_STATISTIC_COUNTERS_BB, RDMA_NUM_STATISTIC_COUNTERS_K2},
    4452                 :            :         {MAX_QM_GLOBAL_RLS, MAX_QM_GLOBAL_RLS},
    4453                 :            :         {PBF_MAX_CMD_LINES, PBF_MAX_CMD_LINES},
    4454                 :            :         {BTB_MAX_BLOCKS_BB, BTB_MAX_BLOCKS_K2},
    4455                 :            : };
    4456                 :            : 
    4457                 :          0 : u32 ecore_get_hsi_def_val(struct ecore_dev *p_dev, enum ecore_hsi_def_type type)
    4458                 :            : {
    4459                 :          0 :         enum chip_ids chip_id = ECORE_IS_BB(p_dev) ? CHIP_BB : CHIP_K2;
    4460                 :            : 
    4461         [ #  # ]:          0 :         if (type >= ECORE_NUM_HSI_DEFS) {
    4462                 :          0 :                 DP_ERR(p_dev, "Unexpected HSI definition type [%d]\n", type);
    4463                 :          0 :                 return 0;
    4464                 :            :         }
    4465                 :            : 
    4466                 :          0 :         return ecore_hsi_def_val[type][chip_id];
    4467                 :            : }
    4468                 :            : 
    4469                 :            : static enum _ecore_status_t
    4470                 :          0 : ecore_hw_set_soft_resc_size(struct ecore_hwfn *p_hwfn,
    4471                 :            :                             struct ecore_ptt *p_ptt)
    4472                 :            : {
    4473                 :            :         u32 resc_max_val, mcp_resp;
    4474                 :            :         u8 res_id;
    4475                 :            :         enum _ecore_status_t rc;
    4476                 :            : 
    4477         [ #  # ]:          0 :         for (res_id = 0; res_id < ECORE_MAX_RESC; res_id++) {
    4478                 :            :                 /* @DPDK */
    4479         [ #  # ]:          0 :                 switch (res_id) {
    4480                 :          0 :                 case ECORE_LL2_QUEUE:
    4481                 :            :                 case ECORE_RDMA_CNQ_RAM:
    4482                 :            :                 case ECORE_RDMA_STATS_QUEUE:
    4483                 :            :                 case ECORE_BDQ:
    4484                 :            :                         resc_max_val = 0;
    4485                 :            :                         break;
    4486                 :          0 :                 default:
    4487                 :          0 :                         continue;
    4488                 :            :                 }
    4489                 :            : 
    4490                 :          0 :                 rc = __ecore_hw_set_soft_resc_size(p_hwfn, p_ptt, res_id,
    4491                 :            :                                                    resc_max_val, &mcp_resp);
    4492         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
    4493                 :          0 :                         return rc;
    4494                 :            : 
    4495                 :            :                 /* There's no point to continue to the next resource if the
    4496                 :            :                  * command is not supported by the MFW.
    4497                 :            :                  * We do continue if the command is supported but the resource
    4498                 :            :                  * is unknown to the MFW. Such a resource will be later
    4499                 :            :                  * configured with the default allocation values.
    4500                 :            :                  */
    4501         [ #  # ]:          0 :                 if (mcp_resp == FW_MSG_CODE_UNSUPPORTED)
    4502                 :            :                         return ECORE_NOTIMPL;
    4503                 :            :         }
    4504                 :            : 
    4505                 :            :         return ECORE_SUCCESS;
    4506                 :            : }
    4507                 :            : 
    4508                 :            : static
    4509                 :          0 : enum _ecore_status_t ecore_hw_get_dflt_resc(struct ecore_hwfn *p_hwfn,
    4510                 :            :                                             enum ecore_resources res_id,
    4511                 :            :                                             u32 *p_resc_num, u32 *p_resc_start)
    4512                 :            : {
    4513                 :          0 :         u8 num_funcs = p_hwfn->num_funcs_on_engine;
    4514                 :          0 :         struct ecore_dev *p_dev = p_hwfn->p_dev;
    4515                 :            : 
    4516   [ #  #  #  #  :          0 :         switch (res_id) {
          #  #  #  #  #  
                #  #  # ]
    4517                 :          0 :         case ECORE_L2_QUEUE:
    4518                 :          0 :                 *p_resc_num = NUM_OF_L2_QUEUES(p_dev) / num_funcs;
    4519                 :          0 :                 break;
    4520                 :          0 :         case ECORE_VPORT:
    4521                 :          0 :                 *p_resc_num = NUM_OF_VPORTS(p_dev) / num_funcs;
    4522                 :          0 :                 break;
    4523                 :          0 :         case ECORE_RSS_ENG:
    4524                 :          0 :                 *p_resc_num = NUM_OF_RSS_ENGINES(p_dev) / num_funcs;
    4525                 :          0 :                 break;
    4526                 :          0 :         case ECORE_PQ:
    4527                 :          0 :                 *p_resc_num = NUM_OF_QM_TX_QUEUES(p_dev) / num_funcs;
    4528                 :          0 :                 *p_resc_num &= ~0x7; /* The granularity of the PQs is 8 */
    4529                 :          0 :                 break;
    4530                 :          0 :         case ECORE_RL:
    4531                 :          0 :                 *p_resc_num = NUM_OF_QM_GLOBAL_RLS(p_dev) / num_funcs;
    4532                 :          0 :                 break;
    4533                 :          0 :         case ECORE_MAC:
    4534                 :            :         case ECORE_VLAN:
    4535                 :            :                 /* Each VFC resource can accommodate both a MAC and a VLAN */
    4536                 :          0 :                 *p_resc_num = ETH_NUM_MAC_FILTERS / num_funcs;
    4537                 :          0 :                 break;
    4538                 :          0 :         case ECORE_ILT:
    4539                 :          0 :                 *p_resc_num = NUM_OF_PXP_ILT_RECORDS(p_dev) / num_funcs;
    4540                 :          0 :                 break;
    4541                 :          0 :         case ECORE_LL2_QUEUE:
    4542                 :          0 :                 *p_resc_num = MAX_NUM_LL2_RX_RAM_QUEUES / num_funcs;
    4543                 :          0 :                 break;
    4544                 :          0 :         case ECORE_RDMA_CNQ_RAM:
    4545                 :            :         case ECORE_CMDQS_CQS:
    4546                 :            :                 /* CNQ/CMDQS are the same resource */
    4547                 :            :                 /* @DPDK */
    4548                 :          0 :                 *p_resc_num = (NUM_OF_GLOBAL_QUEUES / 2) / num_funcs;
    4549                 :          0 :                 break;
    4550                 :          0 :         case ECORE_RDMA_STATS_QUEUE:
    4551                 :          0 :                 *p_resc_num = NUM_OF_RDMA_STATISTIC_COUNTERS(p_dev) / num_funcs;
    4552                 :          0 :                 break;
    4553                 :          0 :         case ECORE_BDQ:
    4554                 :            :                 /* @DPDK */
    4555                 :          0 :                 *p_resc_num = 0;
    4556                 :          0 :                 break;
    4557                 :            :         default:
    4558                 :            :                 break;
    4559                 :            :         }
    4560                 :            : 
    4561                 :            : 
    4562      [ #  #  # ]:          0 :         switch (res_id) {
    4563                 :          0 :         case ECORE_BDQ:
    4564         [ #  # ]:          0 :                 if (!*p_resc_num)
    4565                 :          0 :                         *p_resc_start = 0;
    4566                 :            :                 break;
    4567                 :          0 :         case ECORE_SB:
    4568                 :            :                 /* Since we want its value to reflect whether MFW supports
    4569                 :            :                  * the new scheme, have a default of 0.
    4570                 :            :                  */
    4571                 :          0 :                 *p_resc_num = 0;
    4572                 :          0 :                 break;
    4573                 :          0 :         default:
    4574                 :          0 :                 *p_resc_start = *p_resc_num * p_hwfn->enabled_func_idx;
    4575                 :          0 :                 break;
    4576                 :            :         }
    4577                 :            : 
    4578                 :          0 :         return ECORE_SUCCESS;
    4579                 :            : }
    4580                 :            : 
    4581                 :            : static enum _ecore_status_t
    4582                 :          0 : __ecore_hw_set_resc_info(struct ecore_hwfn *p_hwfn, enum ecore_resources res_id,
    4583                 :            :                          bool drv_resc_alloc)
    4584                 :            : {
    4585                 :          0 :         u32 dflt_resc_num = 0, dflt_resc_start = 0;
    4586                 :            :         u32 mcp_resp, *p_resc_num, *p_resc_start;
    4587                 :            :         enum _ecore_status_t rc;
    4588                 :            : 
    4589                 :          0 :         p_resc_num = &RESC_NUM(p_hwfn, res_id);
    4590                 :          0 :         p_resc_start = &RESC_START(p_hwfn, res_id);
    4591                 :            : 
    4592                 :          0 :         rc = ecore_hw_get_dflt_resc(p_hwfn, res_id, &dflt_resc_num,
    4593                 :            :                                     &dflt_resc_start);
    4594         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS) {
    4595                 :          0 :                 DP_ERR(p_hwfn,
    4596                 :            :                        "Failed to get default amount for resource %d [%s]\n",
    4597                 :            :                         res_id, ecore_hw_get_resc_name(res_id));
    4598                 :          0 :                 return rc;
    4599                 :            :         }
    4600                 :            : 
    4601                 :            : #ifndef ASIC_ONLY
    4602   [ #  #  #  # ]:          0 :         if (CHIP_REV_IS_SLOW(p_hwfn->p_dev)) {
    4603                 :          0 :                 *p_resc_num = dflt_resc_num;
    4604                 :          0 :                 *p_resc_start = dflt_resc_start;
    4605                 :          0 :                 goto out;
    4606                 :            :         }
    4607                 :            : #endif
    4608                 :            : 
    4609                 :          0 :         rc = ecore_mcp_get_resc_info(p_hwfn, p_hwfn->p_main_ptt, res_id,
    4610                 :            :                                      &mcp_resp, p_resc_num, p_resc_start);
    4611         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS) {
    4612                 :          0 :                 DP_NOTICE(p_hwfn, true,
    4613                 :            :                           "MFW response failure for an allocation request for"
    4614                 :            :                           " resource %d [%s]\n",
    4615                 :            :                           res_id, ecore_hw_get_resc_name(res_id));
    4616                 :          0 :                 return rc;
    4617                 :            :         }
    4618                 :            : 
    4619                 :            :         /* Default driver values are applied in the following cases:
    4620                 :            :          * - The resource allocation MB command is not supported by the MFW
    4621                 :            :          * - There is an internal error in the MFW while processing the request
    4622                 :            :          * - The resource ID is unknown to the MFW
    4623                 :            :          */
    4624         [ #  # ]:          0 :         if (mcp_resp != FW_MSG_CODE_RESOURCE_ALLOC_OK) {
    4625                 :          0 :                 DP_INFO(p_hwfn,
    4626                 :            :                         "Failed to receive allocation info for resource %d [%s]."
    4627                 :            :                         " mcp_resp = 0x%x. Applying default values"
    4628                 :            :                         " [%d,%d].\n",
    4629                 :            :                         res_id, ecore_hw_get_resc_name(res_id), mcp_resp,
    4630                 :            :                         dflt_resc_num, dflt_resc_start);
    4631                 :            : 
    4632                 :          0 :                 *p_resc_num = dflt_resc_num;
    4633                 :          0 :                 *p_resc_start = dflt_resc_start;
    4634                 :          0 :                 goto out;
    4635                 :            :         }
    4636                 :            : 
    4637         [ #  # ]:          0 :         if ((*p_resc_num != dflt_resc_num ||
    4638   [ #  #  #  # ]:          0 :              *p_resc_start != dflt_resc_start) &&
    4639                 :            :             res_id != ECORE_SB) {
    4640         [ #  # ]:          0 :                 DP_INFO(p_hwfn,
    4641                 :            :                         "MFW allocation for resource %d [%s] differs from default values [%d,%d vs. %d,%d]%s\n",
    4642                 :            :                         res_id, ecore_hw_get_resc_name(res_id), *p_resc_num,
    4643                 :            :                         *p_resc_start, dflt_resc_num, dflt_resc_start,
    4644                 :            :                         drv_resc_alloc ? " - Applying default values" : "");
    4645         [ #  # ]:          0 :                 if (drv_resc_alloc) {
    4646                 :          0 :                         *p_resc_num = dflt_resc_num;
    4647                 :          0 :                         *p_resc_start = dflt_resc_start;
    4648                 :            :                 }
    4649                 :            :         }
    4650                 :          0 : out:
    4651                 :            :         return ECORE_SUCCESS;
    4652                 :            : }
    4653                 :            : 
    4654                 :            : static enum _ecore_status_t ecore_hw_set_resc_info(struct ecore_hwfn *p_hwfn,
    4655                 :            :                                                    bool drv_resc_alloc)
    4656                 :            : {
    4657                 :            :         enum _ecore_status_t rc;
    4658                 :            :         u8 res_id;
    4659                 :            : 
    4660         [ #  # ]:          0 :         for (res_id = 0; res_id < ECORE_MAX_RESC; res_id++) {
    4661                 :          0 :                 rc = __ecore_hw_set_resc_info(p_hwfn, res_id, drv_resc_alloc);
    4662         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
    4663                 :            :                         return rc;
    4664                 :            :         }
    4665                 :            : 
    4666                 :            :         return ECORE_SUCCESS;
    4667                 :            : }
    4668                 :            : 
    4669                 :            : #define ECORE_NONUSED_PPFID_MASK_BB_4P_LO_PORTS 0xaa
    4670                 :            : #define ECORE_NONUSED_PPFID_MASK_BB_4P_HI_PORTS 0x55
    4671                 :            : #define ECORE_NONUSED_PPFID_MASK_AH_4P          0xf0
    4672                 :            : 
    4673                 :          0 : static enum _ecore_status_t ecore_hw_get_ppfid_bitmap(struct ecore_hwfn *p_hwfn,
    4674                 :            :                                                       struct ecore_ptt *p_ptt)
    4675                 :            : {
    4676         [ #  # ]:          0 :         u8 native_ppfid_idx = ECORE_PPFID_BY_PFID(p_hwfn), new_bitmap;
    4677                 :            :         struct ecore_dev *p_dev = p_hwfn->p_dev;
    4678                 :            :         enum _ecore_status_t rc;
    4679                 :            : 
    4680                 :          0 :         rc = ecore_mcp_get_ppfid_bitmap(p_hwfn, p_ptt);
    4681         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS && rc != ECORE_NOTIMPL)
    4682                 :            :                 return rc;
    4683         [ #  # ]:          0 :         else if (rc == ECORE_NOTIMPL)
    4684                 :          0 :                 p_dev->ppfid_bitmap = 0x1 << native_ppfid_idx;
    4685                 :            : 
    4686                 :            :         /* 4-ports mode has limitations that should be enforced:
    4687                 :            :          * - BB: the MFW can access only PPFIDs which their corresponding PFIDs
    4688                 :            :          *       belong to this certain port.
    4689                 :            :          * - AH: only 4 PPFIDs per port are available.
    4690                 :            :          */
    4691         [ #  # ]:          0 :         if (ecore_device_num_ports(p_dev) == 4) {
    4692                 :            :                 u8 mask;
    4693                 :            : 
    4694         [ #  # ]:          0 :                 if (ECORE_IS_BB(p_dev))
    4695         [ #  # ]:          0 :                         mask = MFW_PORT(p_hwfn) > 1 ?
    4696                 :            :                                ECORE_NONUSED_PPFID_MASK_BB_4P_HI_PORTS :
    4697                 :            :                                ECORE_NONUSED_PPFID_MASK_BB_4P_LO_PORTS;
    4698                 :            :                 else
    4699                 :            :                         mask = ECORE_NONUSED_PPFID_MASK_AH_4P;
    4700                 :            : 
    4701         [ #  # ]:          0 :                 if (p_dev->ppfid_bitmap & mask) {
    4702                 :          0 :                         new_bitmap = p_dev->ppfid_bitmap & ~mask;
    4703                 :          0 :                         DP_INFO(p_hwfn,
    4704                 :            :                                 "Fix the PPFID bitmap for 4-ports mode: 0x%hhx -> 0x%hhx\n",
    4705                 :            :                                 p_dev->ppfid_bitmap, new_bitmap);
    4706                 :          0 :                         p_dev->ppfid_bitmap = new_bitmap;
    4707                 :            :                 }
    4708                 :            :         }
    4709                 :            : 
    4710                 :            :         /* The native PPFID is expected to be part of the allocated bitmap */
    4711         [ #  # ]:          0 :         if (!(p_dev->ppfid_bitmap & (0x1 << native_ppfid_idx))) {
    4712                 :          0 :                 new_bitmap = 0x1 << native_ppfid_idx;
    4713                 :          0 :                 DP_INFO(p_hwfn,
    4714                 :            :                         "Fix the PPFID bitmap to inculde the native PPFID: %hhd -> 0x%hhx\n",
    4715                 :            :                         p_dev->ppfid_bitmap, new_bitmap);
    4716                 :          0 :                 p_dev->ppfid_bitmap = new_bitmap;
    4717                 :            :         }
    4718                 :            : 
    4719                 :            :         return ECORE_SUCCESS;
    4720                 :            : }
    4721                 :            : 
    4722                 :          0 : static enum _ecore_status_t ecore_hw_get_resc(struct ecore_hwfn *p_hwfn,
    4723                 :            :                                               struct ecore_ptt *p_ptt,
    4724                 :            :                                               bool drv_resc_alloc)
    4725                 :            : {
    4726                 :            :         struct ecore_resc_unlock_params resc_unlock_params;
    4727                 :            :         struct ecore_resc_lock_params resc_lock_params;
    4728                 :          0 :         struct ecore_dev *p_dev = p_hwfn->p_dev;
    4729                 :            :         u32 max_ilt_lines;
    4730                 :            :         u8 res_id;
    4731                 :            :         enum _ecore_status_t rc;
    4732                 :            : #ifndef ASIC_ONLY
    4733                 :            :         u32 *resc_start = p_hwfn->hw_info.resc_start;
    4734                 :            :         u32 *resc_num = p_hwfn->hw_info.resc_num;
    4735                 :            :         /* For AH, an equal share of the ILT lines between the maximal number of
    4736                 :            :          * PFs is not enough for RoCE. This would be solved by the future
    4737                 :            :          * resource allocation scheme, but isn't currently present for
    4738                 :            :          * FPGA/emulation. For now we keep a number that is sufficient for RoCE
    4739                 :            :          * to work - the BB number of ILT lines divided by its max PFs number.
    4740                 :            :          */
    4741                 :            :         u32 roce_min_ilt_lines = PXP_NUM_ILT_RECORDS_BB / MAX_NUM_PFS_BB;
    4742                 :            : #endif
    4743                 :            : 
    4744                 :            :         /* Setting the max values of the soft resources and the following
    4745                 :            :          * resources allocation queries should be atomic. Since several PFs can
    4746                 :            :          * run in parallel - a resource lock is needed.
    4747                 :            :          * If either the resource lock or resource set value commands are not
    4748                 :            :          * supported - skip the max values setting, release the lock if
    4749                 :            :          * needed, and proceed to the queries. Other failures, including a
    4750                 :            :          * failure to acquire the lock, will cause this function to fail.
    4751                 :            :          * Old drivers that don't acquire the lock can run in parallel, and
    4752                 :            :          * their allocation values won't be affected by the updated max values.
    4753                 :            :          */
    4754                 :          0 :         ecore_mcp_resc_lock_default_init(&resc_lock_params, &resc_unlock_params,
    4755                 :            :                                          ECORE_RESC_LOCK_RESC_ALLOC, false);
    4756                 :            : 
    4757                 :          0 :         rc = ecore_mcp_resc_lock(p_hwfn, p_ptt, &resc_lock_params);
    4758         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS && rc != ECORE_NOTIMPL) {
    4759                 :            :                 return rc;
    4760         [ #  # ]:          0 :         } else if (rc == ECORE_NOTIMPL) {
    4761                 :          0 :                 DP_INFO(p_hwfn,
    4762                 :            :                         "Skip the max values setting of the soft resources since the resource lock is not supported by the MFW\n");
    4763         [ #  # ]:          0 :         } else if (rc == ECORE_SUCCESS && !resc_lock_params.b_granted) {
    4764                 :          0 :                 DP_NOTICE(p_hwfn, false,
    4765                 :            :                           "Failed to acquire the resource lock for the resource allocation commands\n");
    4766                 :            :                 rc = ECORE_BUSY;
    4767                 :          0 :                 goto unlock_and_exit;
    4768                 :            :         } else {
    4769                 :          0 :                 rc = ecore_hw_set_soft_resc_size(p_hwfn, p_ptt);
    4770         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS && rc != ECORE_NOTIMPL) {
    4771                 :          0 :                         DP_NOTICE(p_hwfn, false,
    4772                 :            :                                   "Failed to set the max values of the soft resources\n");
    4773                 :          0 :                         goto unlock_and_exit;
    4774         [ #  # ]:          0 :                 } else if (rc == ECORE_NOTIMPL) {
    4775                 :          0 :                         DP_INFO(p_hwfn,
    4776                 :            :                                 "Skip the max values setting of the soft resources since it is not supported by the MFW\n");
    4777                 :          0 :                         rc = ecore_mcp_resc_unlock(p_hwfn, p_ptt,
    4778                 :            :                                                    &resc_unlock_params);
    4779         [ #  # ]:          0 :                         if (rc != ECORE_SUCCESS)
    4780                 :          0 :                                 DP_INFO(p_hwfn,
    4781                 :            :                                         "Failed to release the resource lock for the resource allocation commands\n");
    4782                 :            :                 }
    4783                 :            :         }
    4784                 :            : 
    4785                 :          0 :         rc = ecore_hw_set_resc_info(p_hwfn, drv_resc_alloc);
    4786         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
    4787                 :          0 :                 goto unlock_and_exit;
    4788                 :            : 
    4789   [ #  #  #  # ]:          0 :         if (resc_lock_params.b_granted && !resc_unlock_params.b_released) {
    4790                 :          0 :                 rc = ecore_mcp_resc_unlock(p_hwfn, p_ptt,
    4791                 :            :                                            &resc_unlock_params);
    4792         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
    4793                 :          0 :                         DP_INFO(p_hwfn,
    4794                 :            :                                 "Failed to release the resource lock for the resource allocation commands\n");
    4795                 :            :         }
    4796                 :            : 
    4797                 :            :         /* PPFID bitmap */
    4798         [ #  # ]:          0 :         if (IS_LEAD_HWFN(p_hwfn)) {
    4799                 :          0 :                 rc = ecore_hw_get_ppfid_bitmap(p_hwfn, p_ptt);
    4800         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
    4801                 :            :                         return rc;
    4802                 :            :         }
    4803                 :            : 
    4804                 :            : #ifndef ASIC_ONLY
    4805         [ #  # ]:          0 :         if (CHIP_REV_IS_EMUL(p_dev)) {
    4806                 :            :                 /* Reduced build contains less PQs */
    4807         [ #  # ]:          0 :                 if (!(p_dev->b_is_emul_full)) {
    4808                 :          0 :                         resc_num[ECORE_PQ] = 32;
    4809                 :          0 :                         resc_start[ECORE_PQ] = resc_num[ECORE_PQ] *
    4810                 :          0 :                             p_hwfn->enabled_func_idx;
    4811                 :            :                 }
    4812                 :            : 
    4813                 :            :                 /* For AH emulation, since we have a possible maximal number of
    4814                 :            :                  * 16 enabled PFs, in case there are not enough ILT lines -
    4815                 :            :                  * allocate only first PF as RoCE and have all the other as
    4816                 :            :                  * ETH-only with less ILT lines.
    4817                 :            :                  * In case we increase the number of ILT lines for PF0, we need
    4818                 :            :                  * also to correct the start value for PF1-15.
    4819                 :            :                  */
    4820   [ #  #  #  # ]:          0 :                 if (ECORE_IS_AH(p_dev) && p_dev->b_is_emul_full) {
    4821         [ #  # ]:          0 :                         if (!p_hwfn->rel_pf_id) {
    4822                 :          0 :                                 resc_num[ECORE_ILT] =
    4823                 :          0 :                                         OSAL_MAX_T(u32, resc_num[ECORE_ILT],
    4824                 :            :                                                          roce_min_ilt_lines);
    4825         [ #  # ]:          0 :                         } else if (resc_num[ECORE_ILT] < roce_min_ilt_lines) {
    4826                 :          0 :                                 resc_start[ECORE_ILT] += roce_min_ilt_lines -
    4827                 :            :                                                          resc_num[ECORE_ILT];
    4828                 :            :                         }
    4829                 :            :                 }
    4830                 :            :         }
    4831                 :            : #endif
    4832                 :            : 
    4833                 :            :         /* Sanity for ILT */
    4834                 :          0 :         max_ilt_lines = NUM_OF_PXP_ILT_RECORDS(p_dev);
    4835         [ #  # ]:          0 :         if (RESC_END(p_hwfn, ECORE_ILT) > max_ilt_lines) {
    4836                 :          0 :                 DP_NOTICE(p_hwfn, true,
    4837                 :            :                           "Can't assign ILT pages [%08x,...,%08x]\n",
    4838                 :            :                           RESC_START(p_hwfn, ECORE_ILT), RESC_END(p_hwfn,
    4839                 :            :                                                                   ECORE_ILT) -
    4840                 :            :                           1);
    4841                 :          0 :                 return ECORE_INVAL;
    4842                 :            :         }
    4843                 :            : 
    4844                 :            :         /* This will also learn the number of SBs from MFW */
    4845         [ #  # ]:          0 :         if (ecore_int_igu_reset_cam(p_hwfn, p_ptt))
    4846                 :            :                 return ECORE_INVAL;
    4847                 :            : 
    4848                 :          0 :         ecore_hw_set_feat(p_hwfn);
    4849                 :            : 
    4850         [ #  # ]:          0 :         DP_VERBOSE(p_hwfn, ECORE_MSG_PROBE,
    4851                 :            :                    "The numbers for each resource are:\n");
    4852         [ #  # ]:          0 :         for (res_id = 0; res_id < ECORE_MAX_RESC; res_id++)
    4853         [ #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_PROBE, "%s = %d start = %d\n",
    4854                 :            :                            ecore_hw_get_resc_name(res_id),
    4855                 :            :                            RESC_NUM(p_hwfn, res_id),
    4856                 :            :                            RESC_START(p_hwfn, res_id));
    4857                 :            : 
    4858                 :            :         return ECORE_SUCCESS;
    4859                 :            : 
    4860                 :          0 : unlock_and_exit:
    4861   [ #  #  #  # ]:          0 :         if (resc_lock_params.b_granted && !resc_unlock_params.b_released)
    4862                 :          0 :                 ecore_mcp_resc_unlock(p_hwfn, p_ptt,
    4863                 :            :                                       &resc_unlock_params);
    4864                 :            :         return rc;
    4865                 :            : }
    4866                 :            : 
    4867                 :            : #ifndef ASIC_ONLY
    4868                 :            : static enum _ecore_status_t
    4869                 :            : ecore_emul_hw_get_nvm_info(struct ecore_hwfn *p_hwfn)
    4870                 :            : {
    4871         [ #  # ]:          0 :         if (IS_LEAD_HWFN(p_hwfn)) {
    4872                 :            :                 struct ecore_dev *p_dev = p_hwfn->p_dev;
    4873                 :            : 
    4874                 :            :                 /* The MF mode on emulation is either default or NPAR 1.0 */
    4875                 :            :                 p_dev->mf_bits = 1 << ECORE_MF_LLH_MAC_CLSS |
    4876                 :            :                                  1 << ECORE_MF_LLH_PROTO_CLSS |
    4877                 :            :                                  1 << ECORE_MF_LL2_NON_UNICAST;
    4878         [ #  # ]:          0 :                 if (p_hwfn->num_funcs_on_port > 1)
    4879                 :          0 :                         p_dev->mf_bits |= 1 << ECORE_MF_INTER_PF_SWITCH |
    4880                 :            :                                           1 << ECORE_MF_DISABLE_ARFS;
    4881                 :            :                 else
    4882                 :          0 :                         p_dev->mf_bits |= 1 << ECORE_MF_NEED_DEF_PF;
    4883                 :            :         }
    4884                 :            : 
    4885                 :            :         return ECORE_SUCCESS;
    4886                 :            : }
    4887                 :            : #endif
    4888                 :            : 
    4889                 :            : static enum _ecore_status_t
    4890                 :          0 : ecore_hw_get_nvm_info(struct ecore_hwfn *p_hwfn,
    4891                 :            :                       struct ecore_ptt *p_ptt,
    4892                 :            :                       struct ecore_hw_prepare_params *p_params)
    4893                 :            : {
    4894                 :            :         u32 nvm_cfg1_offset, mf_mode, addr, generic_cont0, core_cfg, dcbx_mode;
    4895                 :            :         u32 port_cfg_addr, link_temp, nvm_cfg_addr, device_capabilities;
    4896                 :            :         struct ecore_mcp_link_capabilities *p_caps;
    4897                 :            :         struct ecore_mcp_link_params *link;
    4898                 :            :         enum _ecore_status_t rc;
    4899                 :            : 
    4900                 :            : #ifndef ASIC_ONLY
    4901   [ #  #  #  # ]:          0 :         if (CHIP_REV_IS_SLOW(p_hwfn->p_dev))
    4902                 :          0 :                 return ecore_emul_hw_get_nvm_info(p_hwfn);
    4903                 :            : #endif
    4904                 :            : 
    4905                 :            :         /* Read global nvm_cfg address */
    4906                 :          0 :         nvm_cfg_addr = ecore_rd(p_hwfn, p_ptt, MISC_REG_GEN_PURP_CR0);
    4907                 :            : 
    4908                 :            :         /* Verify MCP has initialized it */
    4909         [ #  # ]:          0 :         if (!nvm_cfg_addr) {
    4910                 :          0 :                 DP_NOTICE(p_hwfn, false, "Shared memory not initialized\n");
    4911         [ #  # ]:          0 :                 if (p_params->b_relaxed_probe)
    4912                 :          0 :                         p_params->p_relaxed_res = ECORE_HW_PREPARE_FAILED_NVM;
    4913                 :          0 :                 return ECORE_INVAL;
    4914                 :            :         }
    4915                 :            : 
    4916                 :            : /* Read nvm_cfg1  (Notice this is just offset, and not offsize (TBD) */
    4917                 :            : 
    4918                 :          0 :         nvm_cfg1_offset = ecore_rd(p_hwfn, p_ptt, nvm_cfg_addr + 4);
    4919                 :            : 
    4920                 :          0 :         addr = MCP_REG_SCRATCH + nvm_cfg1_offset +
    4921                 :            :                    OFFSETOF(struct nvm_cfg1, glob) +
    4922                 :            :                    OFFSETOF(struct nvm_cfg1_glob, core_cfg);
    4923                 :            : 
    4924                 :          0 :         core_cfg = ecore_rd(p_hwfn, p_ptt, addr);
    4925                 :            : 
    4926   [ #  #  #  #  :          0 :         switch ((core_cfg & NVM_CFG1_GLOB_NETWORK_PORT_MODE_MASK) >>
          #  #  #  #  #  
                #  #  # ]
    4927                 :            :                 NVM_CFG1_GLOB_NETWORK_PORT_MODE_OFFSET) {
    4928                 :          0 :         case NVM_CFG1_GLOB_NETWORK_PORT_MODE_BB_2X40G:
    4929                 :          0 :                 p_hwfn->hw_info.port_mode = ECORE_PORT_MODE_DE_2X40G;
    4930                 :          0 :                 break;
    4931                 :          0 :         case NVM_CFG1_GLOB_NETWORK_PORT_MODE_2X50G:
    4932                 :          0 :                 p_hwfn->hw_info.port_mode = ECORE_PORT_MODE_DE_2X50G;
    4933                 :          0 :                 break;
    4934                 :          0 :         case NVM_CFG1_GLOB_NETWORK_PORT_MODE_BB_1X100G:
    4935                 :          0 :                 p_hwfn->hw_info.port_mode = ECORE_PORT_MODE_DE_1X100G;
    4936                 :          0 :                 break;
    4937                 :          0 :         case NVM_CFG1_GLOB_NETWORK_PORT_MODE_4X10G_F:
    4938                 :          0 :                 p_hwfn->hw_info.port_mode = ECORE_PORT_MODE_DE_4X10G_F;
    4939                 :          0 :                 break;
    4940                 :          0 :         case NVM_CFG1_GLOB_NETWORK_PORT_MODE_BB_4X10G_E:
    4941                 :          0 :                 p_hwfn->hw_info.port_mode = ECORE_PORT_MODE_DE_4X10G_E;
    4942                 :          0 :                 break;
    4943                 :          0 :         case NVM_CFG1_GLOB_NETWORK_PORT_MODE_BB_4X20G:
    4944                 :          0 :                 p_hwfn->hw_info.port_mode = ECORE_PORT_MODE_DE_4X20G;
    4945                 :          0 :                 break;
    4946                 :          0 :         case NVM_CFG1_GLOB_NETWORK_PORT_MODE_1X40G:
    4947                 :          0 :                 p_hwfn->hw_info.port_mode = ECORE_PORT_MODE_DE_1X40G;
    4948                 :          0 :                 break;
    4949                 :          0 :         case NVM_CFG1_GLOB_NETWORK_PORT_MODE_2X25G:
    4950                 :          0 :                 p_hwfn->hw_info.port_mode = ECORE_PORT_MODE_DE_2X25G;
    4951                 :          0 :                 break;
    4952                 :          0 :         case NVM_CFG1_GLOB_NETWORK_PORT_MODE_2X10G:
    4953                 :          0 :                 p_hwfn->hw_info.port_mode = ECORE_PORT_MODE_DE_2X10G;
    4954                 :          0 :                 break;
    4955                 :          0 :         case NVM_CFG1_GLOB_NETWORK_PORT_MODE_1X25G:
    4956                 :          0 :                 p_hwfn->hw_info.port_mode = ECORE_PORT_MODE_DE_1X25G;
    4957                 :          0 :                 break;
    4958                 :          0 :         case NVM_CFG1_GLOB_NETWORK_PORT_MODE_4X25G:
    4959                 :          0 :                 p_hwfn->hw_info.port_mode = ECORE_PORT_MODE_DE_4X25G;
    4960                 :          0 :                 break;
    4961                 :            :         default:
    4962                 :          0 :                 DP_NOTICE(p_hwfn, true, "Unknown port mode in 0x%08x\n",
    4963                 :            :                           core_cfg);
    4964                 :          0 :                 break;
    4965                 :            :         }
    4966                 :            : 
    4967                 :            :         /* Read DCBX configuration */
    4968                 :          0 :         port_cfg_addr = MCP_REG_SCRATCH + nvm_cfg1_offset +
    4969                 :          0 :                         OFFSETOF(struct nvm_cfg1, port[MFW_PORT(p_hwfn)]);
    4970                 :          0 :         dcbx_mode = ecore_rd(p_hwfn, p_ptt,
    4971                 :            :                              port_cfg_addr +
    4972                 :            :                              OFFSETOF(struct nvm_cfg1_port, generic_cont0));
    4973                 :          0 :         dcbx_mode = (dcbx_mode & NVM_CFG1_PORT_DCBX_MODE_MASK)
    4974                 :          0 :                 >> NVM_CFG1_PORT_DCBX_MODE_OFFSET;
    4975   [ #  #  #  # ]:          0 :         switch (dcbx_mode) {
    4976                 :          0 :         case NVM_CFG1_PORT_DCBX_MODE_DYNAMIC:
    4977                 :          0 :                 p_hwfn->hw_info.dcbx_mode = ECORE_DCBX_VERSION_DYNAMIC;
    4978                 :          0 :                 break;
    4979                 :          0 :         case NVM_CFG1_PORT_DCBX_MODE_CEE:
    4980                 :          0 :                 p_hwfn->hw_info.dcbx_mode = ECORE_DCBX_VERSION_CEE;
    4981                 :          0 :                 break;
    4982                 :          0 :         case NVM_CFG1_PORT_DCBX_MODE_IEEE:
    4983                 :          0 :                 p_hwfn->hw_info.dcbx_mode = ECORE_DCBX_VERSION_IEEE;
    4984                 :          0 :                 break;
    4985                 :          0 :         default:
    4986                 :          0 :                 p_hwfn->hw_info.dcbx_mode = ECORE_DCBX_VERSION_DISABLED;
    4987                 :            :         }
    4988                 :            : 
    4989                 :            :         /* Read default link configuration */
    4990                 :          0 :         link = &p_hwfn->mcp_info->link_input;
    4991                 :            :         p_caps = &p_hwfn->mcp_info->link_capabilities;
    4992                 :          0 :         port_cfg_addr = MCP_REG_SCRATCH + nvm_cfg1_offset +
    4993                 :          0 :             OFFSETOF(struct nvm_cfg1, port[MFW_PORT(p_hwfn)]);
    4994                 :          0 :         link_temp = ecore_rd(p_hwfn, p_ptt,
    4995                 :            :                              port_cfg_addr +
    4996                 :            :                              OFFSETOF(struct nvm_cfg1_port, speed_cap_mask));
    4997                 :          0 :         link_temp &= NVM_CFG1_PORT_DRV_SPEED_CAPABILITY_MASK_MASK;
    4998                 :          0 :         link->speed.advertised_speeds = link_temp;
    4999                 :          0 :         p_caps->speed_capabilities = link->speed.advertised_speeds;
    5000                 :            : 
    5001                 :          0 :         link_temp = ecore_rd(p_hwfn, p_ptt,
    5002                 :            :                                  port_cfg_addr +
    5003                 :            :                                  OFFSETOF(struct nvm_cfg1_port, link_settings));
    5004   [ #  #  #  #  :          0 :         switch ((link_temp & NVM_CFG1_PORT_DRV_LINK_SPEED_MASK) >>
             #  #  #  # ]
    5005                 :            :                 NVM_CFG1_PORT_DRV_LINK_SPEED_OFFSET) {
    5006                 :          0 :         case NVM_CFG1_PORT_DRV_LINK_SPEED_AUTONEG:
    5007                 :          0 :                 link->speed.autoneg = true;
    5008                 :          0 :                 break;
    5009                 :          0 :         case NVM_CFG1_PORT_DRV_LINK_SPEED_1G:
    5010                 :          0 :                 link->speed.forced_speed = 1000;
    5011                 :          0 :                 break;
    5012                 :          0 :         case NVM_CFG1_PORT_DRV_LINK_SPEED_10G:
    5013                 :          0 :                 link->speed.forced_speed = 10000;
    5014                 :          0 :                 break;
    5015                 :          0 :         case NVM_CFG1_PORT_DRV_LINK_SPEED_25G:
    5016                 :          0 :                 link->speed.forced_speed = 25000;
    5017                 :          0 :                 break;
    5018                 :          0 :         case NVM_CFG1_PORT_DRV_LINK_SPEED_40G:
    5019                 :          0 :                 link->speed.forced_speed = 40000;
    5020                 :          0 :                 break;
    5021                 :          0 :         case NVM_CFG1_PORT_DRV_LINK_SPEED_50G:
    5022                 :          0 :                 link->speed.forced_speed = 50000;
    5023                 :          0 :                 break;
    5024                 :          0 :         case NVM_CFG1_PORT_DRV_LINK_SPEED_BB_100G:
    5025                 :          0 :                 link->speed.forced_speed = 100000;
    5026                 :          0 :                 break;
    5027                 :            :         default:
    5028                 :          0 :                 DP_NOTICE(p_hwfn, true, "Unknown Speed in 0x%08x\n", link_temp);
    5029                 :            :         }
    5030                 :            : 
    5031                 :          0 :         p_caps->default_speed = link->speed.forced_speed;
    5032                 :          0 :         p_caps->default_speed_autoneg = link->speed.autoneg;
    5033                 :            : 
    5034                 :            :         link_temp &= NVM_CFG1_PORT_DRV_FLOW_CONTROL_MASK;
    5035                 :            :         link_temp >>= NVM_CFG1_PORT_DRV_FLOW_CONTROL_OFFSET;
    5036                 :          0 :         link->pause.autoneg = !!(link_temp &
    5037                 :            :                                   NVM_CFG1_PORT_DRV_FLOW_CONTROL_AUTONEG);
    5038                 :          0 :         link->pause.forced_rx = !!(link_temp &
    5039                 :            :                                     NVM_CFG1_PORT_DRV_FLOW_CONTROL_RX);
    5040                 :          0 :         link->pause.forced_tx = !!(link_temp &
    5041                 :            :                                     NVM_CFG1_PORT_DRV_FLOW_CONTROL_TX);
    5042                 :          0 :         link->loopback_mode = 0;
    5043                 :            : 
    5044         [ #  # ]:          0 :         if (p_hwfn->mcp_info->capabilities & FW_MB_PARAM_FEATURE_SUPPORT_EEE) {
    5045                 :          0 :                 link_temp = ecore_rd(p_hwfn, p_ptt, port_cfg_addr +
    5046                 :            :                                      OFFSETOF(struct nvm_cfg1_port, ext_phy));
    5047                 :            :                 link_temp &= NVM_CFG1_PORT_EEE_POWER_SAVING_MODE_MASK;
    5048                 :          0 :                 link_temp >>= NVM_CFG1_PORT_EEE_POWER_SAVING_MODE_OFFSET;
    5049                 :          0 :                 p_caps->default_eee = ECORE_MCP_EEE_ENABLED;
    5050                 :          0 :                 link->eee.enable = true;
    5051   [ #  #  #  #  :          0 :                 switch (link_temp) {
                      # ]
    5052                 :          0 :                 case NVM_CFG1_PORT_EEE_POWER_SAVING_MODE_DISABLED:
    5053                 :          0 :                         p_caps->default_eee = ECORE_MCP_EEE_DISABLED;
    5054                 :          0 :                         link->eee.enable = false;
    5055                 :          0 :                         break;
    5056                 :          0 :                 case NVM_CFG1_PORT_EEE_POWER_SAVING_MODE_BALANCED:
    5057                 :          0 :                         p_caps->eee_lpi_timer = EEE_TX_TIMER_USEC_BALANCED_TIME;
    5058                 :          0 :                         break;
    5059                 :          0 :                 case NVM_CFG1_PORT_EEE_POWER_SAVING_MODE_AGGRESSIVE:
    5060                 :          0 :                         p_caps->eee_lpi_timer =
    5061                 :            :                                 EEE_TX_TIMER_USEC_AGGRESSIVE_TIME;
    5062                 :          0 :                         break;
    5063                 :          0 :                 case NVM_CFG1_PORT_EEE_POWER_SAVING_MODE_LOW_LATENCY:
    5064                 :          0 :                         p_caps->eee_lpi_timer = EEE_TX_TIMER_USEC_LATENCY_TIME;
    5065                 :          0 :                         break;
    5066                 :            :                 }
    5067                 :            : 
    5068                 :          0 :                 link->eee.tx_lpi_timer = p_caps->eee_lpi_timer;
    5069                 :          0 :                 link->eee.tx_lpi_enable = link->eee.enable;
    5070                 :          0 :                 link->eee.adv_caps = ECORE_EEE_1G_ADV | ECORE_EEE_10G_ADV;
    5071                 :            :         } else {
    5072                 :          0 :                 p_caps->default_eee = ECORE_MCP_EEE_UNSUPPORTED;
    5073                 :            :         }
    5074                 :            : 
    5075         [ #  # ]:          0 :         DP_VERBOSE(p_hwfn, ECORE_MSG_LINK,
    5076                 :            :                    "Read default link: Speed 0x%08x, Adv. Speed 0x%08x, AN: 0x%02x, PAUSE AN: 0x%02x\n EEE: %02x [%08x usec]",
    5077                 :            :                    link->speed.forced_speed, link->speed.advertised_speeds,
    5078                 :            :                    link->speed.autoneg, link->pause.autoneg,
    5079                 :            :                    p_caps->default_eee, p_caps->eee_lpi_timer);
    5080                 :            : 
    5081                 :            :         /* Read Multi-function information from shmem */
    5082                 :          0 :         addr = MCP_REG_SCRATCH + nvm_cfg1_offset +
    5083                 :            :                    OFFSETOF(struct nvm_cfg1, glob) +
    5084                 :            :                    OFFSETOF(struct nvm_cfg1_glob, generic_cont0);
    5085                 :            : 
    5086                 :          0 :         generic_cont0 = ecore_rd(p_hwfn, p_ptt, addr);
    5087                 :            : 
    5088                 :          0 :         mf_mode = (generic_cont0 & NVM_CFG1_GLOB_MF_MODE_MASK) >>
    5089                 :            :             NVM_CFG1_GLOB_MF_MODE_OFFSET;
    5090                 :            : 
    5091   [ #  #  #  #  :          0 :         switch (mf_mode) {
                   #  # ]
    5092                 :          0 :         case NVM_CFG1_GLOB_MF_MODE_MF_ALLOWED:
    5093                 :          0 :                 p_hwfn->p_dev->mf_bits = 1 << ECORE_MF_OVLAN_CLSS;
    5094                 :          0 :                 break;
    5095                 :          0 :         case NVM_CFG1_GLOB_MF_MODE_UFP:
    5096                 :          0 :                 p_hwfn->p_dev->mf_bits = 1 << ECORE_MF_OVLAN_CLSS |
    5097                 :            :                                          1 << ECORE_MF_UFP_SPECIFIC |
    5098                 :            :                                          1 << ECORE_MF_8021Q_TAGGING;
    5099                 :          0 :                 break;
    5100                 :          0 :         case NVM_CFG1_GLOB_MF_MODE_BD:
    5101                 :          0 :                 p_hwfn->p_dev->mf_bits = 1 << ECORE_MF_OVLAN_CLSS |
    5102                 :            :                                          1 << ECORE_MF_LLH_PROTO_CLSS |
    5103                 :            :                                          1 << ECORE_MF_8021AD_TAGGING |
    5104                 :            :                                          1 << ECORE_MF_FIP_SPECIAL;
    5105                 :          0 :                 break;
    5106                 :          0 :         case NVM_CFG1_GLOB_MF_MODE_NPAR1_0:
    5107                 :          0 :                 p_hwfn->p_dev->mf_bits = 1 << ECORE_MF_LLH_MAC_CLSS |
    5108                 :            :                                          1 << ECORE_MF_LLH_PROTO_CLSS |
    5109                 :            :                                          1 << ECORE_MF_LL2_NON_UNICAST |
    5110                 :            :                                          1 << ECORE_MF_INTER_PF_SWITCH |
    5111                 :            :                                          1 << ECORE_MF_DISABLE_ARFS;
    5112                 :          0 :                 break;
    5113                 :          0 :         case NVM_CFG1_GLOB_MF_MODE_DEFAULT:
    5114                 :          0 :                 p_hwfn->p_dev->mf_bits = 1 << ECORE_MF_LLH_MAC_CLSS |
    5115                 :            :                                          1 << ECORE_MF_LLH_PROTO_CLSS |
    5116                 :            :                                          1 << ECORE_MF_LL2_NON_UNICAST;
    5117         [ #  # ]:          0 :                 if (ECORE_IS_BB(p_hwfn->p_dev))
    5118                 :          0 :                         p_hwfn->p_dev->mf_bits |= 1 << ECORE_MF_NEED_DEF_PF;
    5119                 :            :                 break;
    5120                 :            :         }
    5121                 :          0 :         DP_INFO(p_hwfn, "Multi function mode is 0x%x\n",
    5122                 :            :                 p_hwfn->p_dev->mf_bits);
    5123                 :            : 
    5124         [ #  # ]:          0 :         if (ECORE_IS_CMT(p_hwfn->p_dev))
    5125                 :          0 :                 p_hwfn->p_dev->mf_bits |= (1 << ECORE_MF_DISABLE_ARFS);
    5126                 :            : 
    5127                 :            :         /* It's funny since we have another switch, but it's easier
    5128                 :            :          * to throw this away in linux this way. Long term, it might be
    5129                 :            :          * better to have have getters for needed ECORE_MF_* fields,
    5130                 :            :          * convert client code and eliminate this.
    5131                 :            :          */
    5132   [ #  #  #  #  :          0 :         switch (mf_mode) {
                      # ]
    5133                 :          0 :         case NVM_CFG1_GLOB_MF_MODE_MF_ALLOWED:
    5134                 :            :         case NVM_CFG1_GLOB_MF_MODE_BD:
    5135                 :          0 :                 p_hwfn->p_dev->mf_mode = ECORE_MF_OVLAN;
    5136                 :          0 :                 break;
    5137                 :          0 :         case NVM_CFG1_GLOB_MF_MODE_NPAR1_0:
    5138                 :          0 :                 p_hwfn->p_dev->mf_mode = ECORE_MF_NPAR;
    5139                 :          0 :                 break;
    5140                 :          0 :         case NVM_CFG1_GLOB_MF_MODE_DEFAULT:
    5141                 :          0 :                 p_hwfn->p_dev->mf_mode = ECORE_MF_DEFAULT;
    5142                 :          0 :                 break;
    5143                 :          0 :         case NVM_CFG1_GLOB_MF_MODE_UFP:
    5144                 :          0 :                 p_hwfn->p_dev->mf_mode = ECORE_MF_UFP;
    5145                 :          0 :                 break;
    5146                 :            :         }
    5147                 :            : 
    5148                 :            :         /* Read Multi-function information from shmem */
    5149                 :          0 :         addr = MCP_REG_SCRATCH + nvm_cfg1_offset +
    5150                 :            :                    OFFSETOF(struct nvm_cfg1, glob) +
    5151                 :            :                    OFFSETOF(struct nvm_cfg1_glob, device_capabilities);
    5152                 :            : 
    5153                 :          0 :         device_capabilities = ecore_rd(p_hwfn, p_ptt, addr);
    5154         [ #  # ]:          0 :         if (device_capabilities & NVM_CFG1_GLOB_DEVICE_CAPABILITIES_ETHERNET)
    5155                 :            :                 OSAL_SET_BIT(ECORE_DEV_CAP_ETH,
    5156                 :            :                                 &p_hwfn->hw_info.device_capabilities);
    5157         [ #  # ]:          0 :         if (device_capabilities & NVM_CFG1_GLOB_DEVICE_CAPABILITIES_FCOE)
    5158                 :            :                 OSAL_SET_BIT(ECORE_DEV_CAP_FCOE,
    5159                 :            :                                 &p_hwfn->hw_info.device_capabilities);
    5160         [ #  # ]:          0 :         if (device_capabilities & NVM_CFG1_GLOB_DEVICE_CAPABILITIES_ISCSI)
    5161                 :            :                 OSAL_SET_BIT(ECORE_DEV_CAP_ISCSI,
    5162                 :            :                                 &p_hwfn->hw_info.device_capabilities);
    5163         [ #  # ]:          0 :         if (device_capabilities & NVM_CFG1_GLOB_DEVICE_CAPABILITIES_ROCE)
    5164                 :            :                 OSAL_SET_BIT(ECORE_DEV_CAP_ROCE,
    5165                 :            :                                 &p_hwfn->hw_info.device_capabilities);
    5166         [ #  # ]:          0 :         if (device_capabilities & NVM_CFG1_GLOB_DEVICE_CAPABILITIES_IWARP)
    5167                 :            :                 OSAL_SET_BIT(ECORE_DEV_CAP_IWARP,
    5168                 :            :                                 &p_hwfn->hw_info.device_capabilities);
    5169                 :            : 
    5170                 :          0 :         rc = ecore_mcp_fill_shmem_func_info(p_hwfn, p_ptt);
    5171   [ #  #  #  # ]:          0 :         if (rc != ECORE_SUCCESS && p_params->b_relaxed_probe) {
    5172                 :            :                 rc = ECORE_SUCCESS;
    5173                 :          0 :                 p_params->p_relaxed_res = ECORE_HW_PREPARE_BAD_MCP;
    5174                 :            :         }
    5175                 :            : 
    5176                 :            :         return rc;
    5177                 :            : }
    5178                 :            : 
    5179                 :          0 : static void ecore_get_num_funcs(struct ecore_hwfn *p_hwfn,
    5180                 :            :                                 struct ecore_ptt *p_ptt)
    5181                 :            : {
    5182                 :          0 :         u8 num_funcs, enabled_func_idx = p_hwfn->rel_pf_id;
    5183                 :            :         u32 reg_function_hide, tmp, eng_mask, low_pfs_mask;
    5184                 :          0 :         struct ecore_dev *p_dev = p_hwfn->p_dev;
    5185                 :            : 
    5186         [ #  # ]:          0 :         num_funcs = ECORE_IS_AH(p_dev) ? MAX_NUM_PFS_K2 : MAX_NUM_PFS_BB;
    5187                 :            : 
    5188                 :            :         /* Bit 0 of MISCS_REG_FUNCTION_HIDE indicates whether the bypass values
    5189                 :            :          * in the other bits are selected.
    5190                 :            :          * Bits 1-15 are for functions 1-15, respectively, and their value is
    5191                 :            :          * '0' only for enabled functions (function 0 always exists and
    5192                 :            :          * enabled).
    5193                 :            :          * In case of CMT in BB, only the "even" functions are enabled, and thus
    5194                 :            :          * the number of functions for both hwfns is learnt from the same bits.
    5195                 :            :          */
    5196         [ #  # ]:          0 :         if (ECORE_IS_BB(p_dev) || ECORE_IS_AH(p_dev)) {
    5197                 :          0 :                 reg_function_hide = ecore_rd(p_hwfn, p_ptt,
    5198                 :            :                                              MISCS_REG_FUNCTION_HIDE_BB_K2);
    5199                 :            :         } else { /* E5 */
    5200                 :            :                 reg_function_hide = 0;
    5201                 :            :         }
    5202                 :            : 
    5203         [ #  # ]:          0 :         if (reg_function_hide & 0x1) {
    5204         [ #  # ]:          0 :                 if (ECORE_IS_BB(p_dev)) {
    5205   [ #  #  #  #  :          0 :                         if (ECORE_PATH_ID(p_hwfn) && !ECORE_IS_CMT(p_dev)) {
                   #  # ]
    5206                 :            :                                 num_funcs = 0;
    5207                 :            :                                 eng_mask = 0xaaaa;
    5208                 :            :                         } else {
    5209                 :            :                                 num_funcs = 1;
    5210                 :            :                                 eng_mask = 0x5554;
    5211                 :            :                         }
    5212                 :            :                 } else {
    5213                 :            :                         num_funcs = 1;
    5214                 :            :                         eng_mask = 0xfffe;
    5215                 :            :                 }
    5216                 :            : 
    5217                 :            :                 /* Get the number of the enabled functions on the engine */
    5218                 :          0 :                 tmp = (reg_function_hide ^ 0xffffffff) & eng_mask;
    5219         [ #  # ]:          0 :                 while (tmp) {
    5220         [ #  # ]:          0 :                         if (tmp & 0x1)
    5221                 :          0 :                                 num_funcs++;
    5222                 :          0 :                         tmp >>= 0x1;
    5223                 :            :                 }
    5224                 :            : 
    5225                 :            :                 /* Get the PF index within the enabled functions */
    5226                 :          0 :                 low_pfs_mask = (0x1 << p_hwfn->abs_pf_id) - 1;
    5227                 :          0 :                 tmp = reg_function_hide & eng_mask & low_pfs_mask;
    5228         [ #  # ]:          0 :                 while (tmp) {
    5229         [ #  # ]:          0 :                         if (tmp & 0x1)
    5230                 :          0 :                                 enabled_func_idx--;
    5231                 :          0 :                         tmp >>= 0x1;
    5232                 :            :                 }
    5233                 :            :         }
    5234                 :            : 
    5235                 :          0 :         p_hwfn->num_funcs_on_engine = num_funcs;
    5236                 :          0 :         p_hwfn->enabled_func_idx = enabled_func_idx;
    5237                 :            : 
    5238                 :            : #ifndef ASIC_ONLY
    5239         [ #  # ]:          0 :         if (CHIP_REV_IS_FPGA(p_dev)) {
    5240                 :          0 :                 DP_NOTICE(p_hwfn, false,
    5241                 :            :                           "FPGA: Limit number of PFs to 4 [would affect resource allocation, needed for IOV]\n");
    5242                 :          0 :                 p_hwfn->num_funcs_on_engine = 4;
    5243                 :            :         }
    5244                 :            : #endif
    5245                 :            : 
    5246         [ #  # ]:          0 :         DP_VERBOSE(p_hwfn, ECORE_MSG_PROBE,
    5247                 :            :                    "PF [rel_id %d, abs_id %d] occupies index %d within the %d enabled functions on the engine\n",
    5248                 :            :                    p_hwfn->rel_pf_id, p_hwfn->abs_pf_id,
    5249                 :            :                    p_hwfn->enabled_func_idx, p_hwfn->num_funcs_on_engine);
    5250                 :          0 : }
    5251                 :            : 
    5252                 :            : #ifndef ASIC_ONLY
    5253                 :          0 : static void ecore_emul_hw_info_port_num(struct ecore_hwfn *p_hwfn,
    5254                 :            :                                          struct ecore_ptt *p_ptt)
    5255                 :            : {
    5256                 :          0 :         struct ecore_dev *p_dev = p_hwfn->p_dev;
    5257                 :            :         u32 eco_reserved;
    5258                 :            : 
    5259                 :            :         /* MISCS_REG_ECO_RESERVED[15:12]: num of ports in an engine */
    5260                 :          0 :         eco_reserved = ecore_rd(p_hwfn, p_ptt, MISCS_REG_ECO_RESERVED);
    5261   [ #  #  #  # ]:          0 :         switch ((eco_reserved & 0xf000) >> 12) {
    5262                 :          0 :                 case 1:
    5263                 :          0 :                         p_dev->num_ports_in_engine = 1;
    5264                 :          0 :                         break;
    5265                 :          0 :                 case 3:
    5266                 :          0 :                         p_dev->num_ports_in_engine = 2;
    5267                 :          0 :                         break;
    5268                 :          0 :                 case 0xf:
    5269                 :          0 :                         p_dev->num_ports_in_engine = 4;
    5270                 :          0 :                         break;
    5271                 :            :                 default:
    5272                 :          0 :                         DP_NOTICE(p_hwfn, false,
    5273                 :            :                           "Emulation: Unknown port mode [ECO_RESERVED 0x%08x]\n",
    5274                 :            :                           eco_reserved);
    5275                 :          0 :                 p_dev->num_ports_in_engine = 1; /* Default to something */
    5276                 :          0 :                 break;
    5277                 :            :                 }
    5278                 :            : 
    5279                 :          0 :         p_dev->num_ports = p_dev->num_ports_in_engine *
    5280                 :          0 :                            ecore_device_num_engines(p_dev);
    5281                 :          0 : }
    5282                 :            : #endif
    5283                 :            : 
    5284                 :            : /* Determine the number of ports of the device and per engine */
    5285                 :          0 : static void ecore_hw_info_port_num(struct ecore_hwfn *p_hwfn,
    5286                 :            :                                    struct ecore_ptt *p_ptt)
    5287                 :            : {
    5288                 :            :         u32 addr, global_offsize, global_addr, port_mode;
    5289                 :          0 :         struct ecore_dev *p_dev = p_hwfn->p_dev;
    5290                 :            : 
    5291                 :            : #ifndef ASIC_ONLY
    5292         [ #  # ]:          0 :         if (CHIP_REV_IS_TEDIBEAR(p_dev)) {
    5293                 :          0 :                 p_dev->num_ports_in_engine = 1;
    5294                 :          0 :                 p_dev->num_ports = 2;
    5295                 :          0 :                 return;
    5296                 :            :         }
    5297                 :            : 
    5298         [ #  # ]:          0 :         if (CHIP_REV_IS_EMUL(p_dev)) {
    5299                 :          0 :                 ecore_emul_hw_info_port_num(p_hwfn, p_ptt);
    5300                 :          0 :                 return;
    5301                 :            :         }
    5302                 :            : #endif
    5303                 :            : 
    5304                 :            :                 /* In CMT there is always only one port */
    5305         [ #  # ]:          0 :         if (ECORE_IS_CMT(p_dev)) {
    5306                 :          0 :                 p_dev->num_ports_in_engine = 1;
    5307                 :          0 :                 p_dev->num_ports = 1;
    5308                 :          0 :                 return;
    5309                 :            :         }
    5310                 :            : 
    5311                 :            :         /* Determine the number of ports per engine */
    5312                 :          0 :         port_mode = ecore_rd(p_hwfn, p_ptt, MISC_REG_PORT_MODE);
    5313   [ #  #  #  # ]:          0 :         switch (port_mode) {
    5314                 :          0 :         case 0x0:
    5315                 :          0 :                 p_dev->num_ports_in_engine = 1;
    5316                 :          0 :                 break;
    5317                 :          0 :         case 0x1:
    5318                 :          0 :                 p_dev->num_ports_in_engine = 2;
    5319                 :          0 :                 break;
    5320                 :          0 :         case 0x2:
    5321                 :          0 :                 p_dev->num_ports_in_engine = 4;
    5322                 :          0 :                 break;
    5323                 :            :         default:
    5324                 :          0 :                 DP_NOTICE(p_hwfn, false, "Unknown port mode 0x%08x\n",
    5325                 :            :                           port_mode);
    5326                 :          0 :                 p_dev->num_ports_in_engine = 1; /* Default to something */
    5327                 :          0 :                 break;
    5328                 :            :         }
    5329                 :            : 
    5330                 :            :         /* Get the total number of ports of the device */
    5331                 :          0 :         addr = SECTION_OFFSIZE_ADDR(p_hwfn->mcp_info->public_base,
    5332                 :            :                                     PUBLIC_GLOBAL);
    5333                 :          0 :         global_offsize = ecore_rd(p_hwfn, p_ptt, addr);
    5334                 :          0 :         global_addr = SECTION_ADDR(global_offsize, 0);
    5335                 :          0 :         addr = global_addr + OFFSETOF(struct public_global, max_ports);
    5336                 :          0 :         p_dev->num_ports = (u8)ecore_rd(p_hwfn, p_ptt, addr);
    5337                 :            : }
    5338                 :            : 
    5339                 :          0 : static void ecore_mcp_get_eee_caps(struct ecore_hwfn *p_hwfn,
    5340                 :            :                                    struct ecore_ptt *p_ptt)
    5341                 :            : {
    5342                 :            :         struct ecore_mcp_link_capabilities *p_caps;
    5343                 :            :         u32 eee_status;
    5344                 :            : 
    5345                 :          0 :         p_caps = &p_hwfn->mcp_info->link_capabilities;
    5346         [ #  # ]:          0 :         if (p_caps->default_eee == ECORE_MCP_EEE_UNSUPPORTED)
    5347                 :            :                 return;
    5348                 :            : 
    5349                 :          0 :         p_caps->eee_speed_caps = 0;
    5350                 :          0 :         eee_status = ecore_rd(p_hwfn, p_ptt, p_hwfn->mcp_info->port_addr +
    5351                 :            :                               OFFSETOF(struct public_port, eee_status));
    5352                 :          0 :         eee_status = (eee_status & EEE_SUPPORTED_SPEED_MASK) >>
    5353                 :            :                         EEE_SUPPORTED_SPEED_OFFSET;
    5354         [ #  # ]:          0 :         if (eee_status & EEE_1G_SUPPORTED)
    5355                 :          0 :                 p_caps->eee_speed_caps |= ECORE_EEE_1G_ADV;
    5356         [ #  # ]:          0 :         if (eee_status & EEE_10G_ADV)
    5357                 :          0 :                 p_caps->eee_speed_caps |= ECORE_EEE_10G_ADV;
    5358                 :            : }
    5359                 :            : 
    5360                 :            : static enum _ecore_status_t
    5361                 :          0 : ecore_get_hw_info(struct ecore_hwfn *p_hwfn, struct ecore_ptt *p_ptt,
    5362                 :            :                   enum ecore_pci_personality personality,
    5363                 :            :                   struct ecore_hw_prepare_params *p_params)
    5364                 :            : {
    5365                 :          0 :         bool drv_resc_alloc = p_params->drv_resc_alloc;
    5366                 :            :         enum _ecore_status_t rc;
    5367                 :            : 
    5368         [ #  # ]:          0 :         if (IS_ECORE_PACING(p_hwfn)) {
    5369         [ #  # ]:          0 :                 DP_VERBOSE(p_hwfn->p_dev, ECORE_MSG_IOV,
    5370                 :            :                            "Skipping IOV as packet pacing is requested\n");
    5371                 :            :         }
    5372                 :            : 
    5373                 :            :         /* Since all information is common, only first hwfns should do this */
    5374   [ #  #  #  # ]:          0 :         if (IS_LEAD_HWFN(p_hwfn) && !IS_ECORE_PACING(p_hwfn)) {
    5375                 :          0 :                 rc = ecore_iov_hw_info(p_hwfn);
    5376         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS) {
    5377         [ #  # ]:          0 :                         if (p_params->b_relaxed_probe)
    5378                 :          0 :                                 p_params->p_relaxed_res =
    5379                 :            :                                                 ECORE_HW_PREPARE_BAD_IOV;
    5380                 :            :                         else
    5381                 :            :                                 return rc;
    5382                 :            :                 }
    5383                 :            :         }
    5384                 :            : 
    5385         [ #  # ]:          0 :         if (IS_LEAD_HWFN(p_hwfn))
    5386                 :          0 :                 ecore_hw_info_port_num(p_hwfn, p_ptt);
    5387                 :            : 
    5388                 :          0 :         ecore_mcp_get_capabilities(p_hwfn, p_ptt);
    5389                 :            : 
    5390                 :          0 :         rc = ecore_hw_get_nvm_info(p_hwfn, p_ptt, p_params);
    5391         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
    5392                 :            :                 return rc;
    5393                 :            : 
    5394                 :          0 :         rc = ecore_int_igu_read_cam(p_hwfn, p_ptt);
    5395         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS) {
    5396         [ #  # ]:          0 :                 if (p_params->b_relaxed_probe)
    5397                 :          0 :                         p_params->p_relaxed_res = ECORE_HW_PREPARE_BAD_IGU;
    5398                 :            :                 else
    5399                 :            :                         return rc;
    5400                 :            :         }
    5401                 :            : 
    5402                 :            : #ifndef ASIC_ONLY
    5403   [ #  #  #  #  :          0 :         if (CHIP_REV_IS_ASIC(p_hwfn->p_dev) && ecore_mcp_is_init(p_hwfn)) {
                   #  # ]
    5404                 :            : #endif
    5405                 :          0 :                 OSAL_MEMCPY(p_hwfn->hw_info.hw_mac_addr,
    5406                 :            :                             p_hwfn->mcp_info->func_info.mac, ETH_ALEN);
    5407                 :            : #ifndef ASIC_ONLY
    5408                 :            :         } else {
    5409                 :            :                 static u8 mcp_hw_mac[6] = { 0, 2, 3, 4, 5, 6 };
    5410                 :            : 
    5411                 :          0 :                 OSAL_MEMCPY(p_hwfn->hw_info.hw_mac_addr, mcp_hw_mac, ETH_ALEN);
    5412                 :          0 :                 p_hwfn->hw_info.hw_mac_addr[5] = p_hwfn->abs_pf_id;
    5413                 :            :         }
    5414                 :            : #endif
    5415                 :            : 
    5416         [ #  # ]:          0 :         if (ecore_mcp_is_init(p_hwfn)) {
    5417         [ #  # ]:          0 :                 if (p_hwfn->mcp_info->func_info.ovlan != ECORE_MCP_VLAN_UNSET)
    5418                 :          0 :                         p_hwfn->hw_info.ovlan =
    5419                 :            :                             p_hwfn->mcp_info->func_info.ovlan;
    5420                 :            : 
    5421                 :          0 :                 ecore_mcp_cmd_port_init(p_hwfn, p_ptt);
    5422                 :            : 
    5423                 :          0 :                 ecore_mcp_get_eee_caps(p_hwfn, p_ptt);
    5424                 :            : 
    5425                 :          0 :                 ecore_mcp_read_ufp_config(p_hwfn, p_ptt);
    5426                 :            :         }
    5427                 :            : 
    5428         [ #  # ]:          0 :         if (personality != ECORE_PCI_DEFAULT) {
    5429                 :          0 :                 p_hwfn->hw_info.personality = personality;
    5430         [ #  # ]:          0 :         } else if (ecore_mcp_is_init(p_hwfn)) {
    5431                 :            :                 enum ecore_pci_personality protocol;
    5432                 :            : 
    5433                 :          0 :                 protocol = p_hwfn->mcp_info->func_info.protocol;
    5434                 :          0 :                 p_hwfn->hw_info.personality = protocol;
    5435                 :            :         }
    5436                 :            : #ifndef ASIC_ONLY
    5437         [ #  # ]:          0 :         else if (CHIP_REV_IS_EMUL(p_hwfn->p_dev)) {
    5438                 :            :                 /* AH emulation:
    5439                 :            :                  * Allow only PF0 to be RoCE to overcome a lack of ILT lines.
    5440                 :            :          */
    5441   [ #  #  #  # ]:          0 :                 if (ECORE_IS_AH(p_hwfn->p_dev) && p_hwfn->rel_pf_id)
    5442                 :          0 :                         p_hwfn->hw_info.personality = ECORE_PCI_ETH;
    5443                 :            :                 else
    5444                 :          0 :                         p_hwfn->hw_info.personality = ECORE_PCI_ETH_ROCE;
    5445                 :            :         }
    5446                 :            : #endif
    5447                 :            : 
    5448                 :            :         /* although in BB some constellations may support more than 4 tcs,
    5449                 :            :          * that can result in performance penalty in some cases. 4
    5450                 :            :          * represents a good tradeoff between performance and flexibility.
    5451                 :            :          */
    5452         [ #  # ]:          0 :         if (IS_ECORE_PACING(p_hwfn))
    5453                 :          0 :                 p_hwfn->hw_info.num_hw_tc = 1;
    5454                 :            :         else
    5455                 :          0 :                 p_hwfn->hw_info.num_hw_tc = NUM_PHYS_TCS_4PORT_K2;
    5456                 :            : 
    5457                 :            :         /* start out with a single active tc. This can be increased either
    5458                 :            :          * by dcbx negotiation or by upper layer driver
    5459                 :            :          */
    5460                 :          0 :         p_hwfn->hw_info.num_active_tc = 1;
    5461                 :            : 
    5462                 :          0 :         ecore_get_num_funcs(p_hwfn, p_ptt);
    5463                 :            : 
    5464         [ #  # ]:          0 :         if (ecore_mcp_is_init(p_hwfn))
    5465                 :          0 :                 p_hwfn->hw_info.mtu = p_hwfn->mcp_info->func_info.mtu;
    5466                 :            : 
    5467                 :            :         /* In case of forcing the driver's default resource allocation, calling
    5468                 :            :          * ecore_hw_get_resc() should come after initializing the personality
    5469                 :            :          * and after getting the number of functions, since the calculation of
    5470                 :            :          * the resources/features depends on them.
    5471                 :            :          * This order is not harmful if not forcing.
    5472                 :            :          */
    5473                 :          0 :         rc = ecore_hw_get_resc(p_hwfn, p_ptt, drv_resc_alloc);
    5474   [ #  #  #  # ]:          0 :         if (rc != ECORE_SUCCESS && p_params->b_relaxed_probe) {
    5475                 :            :                 rc = ECORE_SUCCESS;
    5476                 :          0 :                 p_params->p_relaxed_res = ECORE_HW_PREPARE_BAD_MCP;
    5477                 :            :         }
    5478                 :            : 
    5479                 :            :         return rc;
    5480                 :            : }
    5481                 :            : 
    5482                 :            : #define ECORE_MAX_DEVICE_NAME_LEN (8)
    5483                 :            : 
    5484                 :          0 : void ecore_get_dev_name(struct ecore_dev *p_dev, u8 *name, u8 max_chars)
    5485                 :            : {
    5486                 :            :         u8 n;
    5487                 :            : 
    5488                 :          0 :         n = OSAL_MIN_T(u8, max_chars, ECORE_MAX_DEVICE_NAME_LEN);
    5489         [ #  # ]:          0 :         OSAL_SNPRINTF((char *)name, n, "%s %c%d",
    5490                 :            :                       ECORE_IS_BB(p_dev) ? "BB" : "AH",
    5491                 :            :                       'A' + p_dev->chip_rev, (int)p_dev->chip_metal);
    5492                 :          0 : }
    5493                 :            : 
    5494                 :          0 : static enum _ecore_status_t ecore_get_dev_info(struct ecore_hwfn *p_hwfn,
    5495                 :            :                                                struct ecore_ptt *p_ptt)
    5496                 :            : {
    5497                 :          0 :         struct ecore_dev *p_dev = p_hwfn->p_dev;
    5498                 :            :         u16 device_id_mask;
    5499                 :            :         u32 tmp;
    5500                 :            : 
    5501                 :            :         /* Read Vendor Id / Device Id */
    5502                 :          0 :         OSAL_PCI_READ_CONFIG_WORD(p_dev, RTE_PCI_VENDOR_ID,
    5503                 :            :                                   &p_dev->vendor_id);
    5504                 :          0 :         OSAL_PCI_READ_CONFIG_WORD(p_dev, RTE_PCI_DEVICE_ID,
    5505                 :            :                                   &p_dev->device_id);
    5506                 :            : 
    5507                 :            :         /* Determine type */
    5508                 :          0 :         device_id_mask = p_dev->device_id & ECORE_DEV_ID_MASK;
    5509      [ #  #  # ]:          0 :         switch (device_id_mask) {
    5510                 :          0 :         case ECORE_DEV_ID_MASK_BB:
    5511                 :          0 :                 p_dev->type = ECORE_DEV_TYPE_BB;
    5512                 :          0 :                 break;
    5513                 :          0 :         case ECORE_DEV_ID_MASK_AH:
    5514                 :          0 :                 p_dev->type = ECORE_DEV_TYPE_AH;
    5515                 :          0 :                 break;
    5516                 :            :         default:
    5517                 :          0 :                 DP_NOTICE(p_hwfn, true, "Unknown device id 0x%x\n",
    5518                 :            :                           p_dev->device_id);
    5519                 :          0 :                 return ECORE_ABORTED;
    5520                 :            :         }
    5521                 :            : 
    5522                 :          0 :         tmp = ecore_rd(p_hwfn, p_ptt, MISCS_REG_CHIP_NUM);
    5523                 :          0 :         p_dev->chip_num = (u16)GET_FIELD(tmp, CHIP_NUM);
    5524                 :          0 :         tmp = ecore_rd(p_hwfn, p_ptt, MISCS_REG_CHIP_REV);
    5525                 :          0 :         p_dev->chip_rev = (u8)GET_FIELD(tmp, CHIP_REV);
    5526                 :            : 
    5527                 :            :         /* Learn number of HW-functions */
    5528                 :          0 :         tmp = ecore_rd(p_hwfn, p_ptt, MISCS_REG_CMT_ENABLED_FOR_PAIR);
    5529                 :            : 
    5530         [ #  # ]:          0 :         if (tmp & (1 << p_hwfn->rel_pf_id)) {
    5531                 :          0 :                 DP_NOTICE(p_dev->hwfns, false, "device in CMT mode\n");
    5532                 :          0 :                 p_dev->num_hwfns = 2;
    5533                 :            :         } else {
    5534                 :          0 :                 p_dev->num_hwfns = 1;
    5535                 :            :         }
    5536                 :            : 
    5537                 :            : #ifndef ASIC_ONLY
    5538   [ #  #  #  # ]:          0 :         if (CHIP_REV_IS_EMUL(p_dev) && ECORE_IS_BB(p_dev)) {
    5539                 :            :                 /* For some reason we have problems with this register
    5540                 :            :                  * in BB B0 emulation; Simply assume no CMT
    5541                 :            :                  */
    5542                 :          0 :                 DP_NOTICE(p_dev->hwfns, false,
    5543                 :            :                           "device on emul - assume no CMT\n");
    5544                 :          0 :                 p_dev->num_hwfns = 1;
    5545                 :            :         }
    5546                 :            : #endif
    5547                 :            : 
    5548                 :          0 :         tmp = ecore_rd(p_hwfn, p_ptt, MISCS_REG_CHIP_TEST_REG);
    5549                 :          0 :         p_dev->chip_bond_id = (u8)GET_FIELD(tmp, CHIP_BOND_ID);
    5550                 :          0 :         tmp = ecore_rd(p_hwfn, p_ptt, MISCS_REG_CHIP_METAL);
    5551                 :          0 :         p_dev->chip_metal = (u8)GET_FIELD(tmp, CHIP_METAL);
    5552                 :            : 
    5553         [ #  # ]:          0 :         DP_INFO(p_dev->hwfns,
    5554                 :            :                 "Chip details - %s %c%d, Num: %04x Rev: %02x Bond id: %02x Metal: %02x\n",
    5555                 :            :                 ECORE_IS_BB(p_dev) ? "BB" : "AH",
    5556                 :            :                 'A' + p_dev->chip_rev, (int)p_dev->chip_metal,
    5557                 :            :                 p_dev->chip_num, p_dev->chip_rev, p_dev->chip_bond_id,
    5558                 :            :                 p_dev->chip_metal);
    5559                 :            : 
    5560   [ #  #  #  #  :          0 :         if (ECORE_IS_BB_A0(p_dev)) {
                   #  # ]
    5561                 :          0 :                 DP_NOTICE(p_dev->hwfns, false,
    5562                 :            :                           "The chip type/rev (BB A0) is not supported!\n");
    5563                 :          0 :                 return ECORE_ABORTED;
    5564                 :            :         }
    5565                 :            : #ifndef ASIC_ONLY
    5566   [ #  #  #  # ]:          0 :         if (CHIP_REV_IS_EMUL(p_dev) && ECORE_IS_AH(p_dev))
    5567                 :          0 :                 ecore_wr(p_hwfn, p_ptt, MISCS_REG_PLL_MAIN_CTRL_4, 0x1);
    5568                 :            : 
    5569         [ #  # ]:          0 :         if (CHIP_REV_IS_EMUL(p_dev)) {
    5570                 :          0 :                 tmp = ecore_rd(p_hwfn, p_ptt, MISCS_REG_ECO_RESERVED);
    5571                 :            : 
    5572                 :            :                 /* MISCS_REG_ECO_RESERVED[29]: full/reduced emulation build */
    5573                 :          0 :                 p_dev->b_is_emul_full = !!(tmp & (1 << 29));
    5574                 :            : 
    5575                 :            :                 /* MISCS_REG_ECO_RESERVED[28]: emulation build w/ or w/o MAC */
    5576                 :          0 :                 p_dev->b_is_emul_mac = !!(tmp & (1 << 28));
    5577                 :            : 
    5578   [ #  #  #  # ]:          0 :                         DP_NOTICE(p_hwfn, false,
    5579                 :            :                           "Emulation: Running on a %s build %s MAC\n",
    5580                 :            :                           p_dev->b_is_emul_full ? "full" : "reduced",
    5581                 :            :                           p_dev->b_is_emul_mac ? "with" : "without");
    5582                 :            :         }
    5583                 :            : #endif
    5584                 :            : 
    5585                 :            :         return ECORE_SUCCESS;
    5586                 :            : }
    5587                 :            : 
    5588                 :            : #ifndef LINUX_REMOVE
    5589                 :          0 : void ecore_prepare_hibernate(struct ecore_dev *p_dev)
    5590                 :            : {
    5591                 :            :         int j;
    5592                 :            : 
    5593         [ #  # ]:          0 :         if (IS_VF(p_dev))
    5594                 :            :                 return;
    5595                 :            : 
    5596         [ #  # ]:          0 :         for_each_hwfn(p_dev, j) {
    5597                 :          0 :                 struct ecore_hwfn *p_hwfn = &p_dev->hwfns[j];
    5598                 :            : 
    5599         [ #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_IFDOWN,
    5600                 :            :                            "Mark hw/fw uninitialized\n");
    5601                 :            : 
    5602                 :          0 :                 p_hwfn->hw_init_done = false;
    5603                 :            : 
    5604                 :          0 :                 ecore_ptt_invalidate(p_hwfn);
    5605                 :            :         }
    5606                 :            : }
    5607                 :            : #endif
    5608                 :            : 
    5609                 :            : static enum _ecore_status_t
    5610                 :          0 : ecore_hw_prepare_single(struct ecore_hwfn *p_hwfn, void OSAL_IOMEM *p_regview,
    5611                 :            :                         void OSAL_IOMEM *p_doorbells, u64 db_phys_addr,
    5612                 :            :                         struct ecore_hw_prepare_params *p_params)
    5613                 :            : {
    5614                 :            :         struct ecore_mdump_retain_data mdump_retain;
    5615                 :          0 :         struct ecore_dev *p_dev = p_hwfn->p_dev;
    5616                 :            :         struct ecore_mdump_info mdump_info;
    5617                 :            :         enum _ecore_status_t rc = ECORE_SUCCESS;
    5618                 :            : 
    5619                 :            :         /* Split PCI bars evenly between hwfns */
    5620                 :          0 :         p_hwfn->regview = p_regview;
    5621                 :          0 :         p_hwfn->doorbells = p_doorbells;
    5622                 :          0 :         p_hwfn->db_phys_addr = db_phys_addr;
    5623                 :            : 
    5624         [ #  # ]:          0 :         if (IS_VF(p_dev))
    5625                 :          0 :                 return ecore_vf_hw_prepare(p_hwfn, p_params);
    5626                 :            : 
    5627                 :            :         /* Validate that chip access is feasible */
    5628         [ #  # ]:          0 :         if (REG_RD(p_hwfn, PXP_PF_ME_OPAQUE_ADDR) == 0xffffffff) {
    5629                 :          0 :                 DP_ERR(p_hwfn,
    5630                 :            :                        "Reading the ME register returns all Fs; Preventing further chip access\n");
    5631         [ #  # ]:          0 :                 if (p_params->b_relaxed_probe)
    5632                 :          0 :                         p_params->p_relaxed_res = ECORE_HW_PREPARE_FAILED_ME;
    5633                 :          0 :                 return ECORE_INVAL;
    5634                 :            :         }
    5635                 :            : 
    5636                 :          0 :         get_function_id(p_hwfn);
    5637                 :            : 
    5638                 :            :         /* Allocate PTT pool */
    5639                 :          0 :         rc = ecore_ptt_pool_alloc(p_hwfn);
    5640         [ #  # ]:          0 :         if (rc) {
    5641                 :          0 :                 DP_NOTICE(p_hwfn, false, "Failed to prepare hwfn's hw\n");
    5642         [ #  # ]:          0 :                 if (p_params->b_relaxed_probe)
    5643                 :          0 :                         p_params->p_relaxed_res = ECORE_HW_PREPARE_FAILED_MEM;
    5644                 :          0 :                 goto err0;
    5645                 :            :         }
    5646                 :            : 
    5647                 :            :         /* Allocate the main PTT */
    5648                 :          0 :         p_hwfn->p_main_ptt = ecore_get_reserved_ptt(p_hwfn, RESERVED_PTT_MAIN);
    5649                 :            : 
    5650                 :            :         /* First hwfn learns basic information, e.g., number of hwfns */
    5651         [ #  # ]:          0 :         if (IS_LEAD_HWFN(p_hwfn)) {
    5652                 :          0 :                 rc = ecore_get_dev_info(p_hwfn, p_hwfn->p_main_ptt);
    5653         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS) {
    5654         [ #  # ]:          0 :                         if (p_params->b_relaxed_probe)
    5655                 :          0 :                                 p_params->p_relaxed_res =
    5656                 :            :                                         ECORE_HW_PREPARE_FAILED_DEV;
    5657                 :          0 :                         goto err1;
    5658                 :            :                 }
    5659                 :            :         }
    5660                 :            : 
    5661                 :            : #ifndef ASIC_ONLY
    5662   [ #  #  #  #  :          0 :         if (CHIP_REV_IS_SLOW(p_hwfn->p_dev) && !b_ptt_gtt_init) {
                   #  # ]
    5663                 :          0 :                 struct ecore_ptt *p_ptt = p_hwfn->p_main_ptt;
    5664                 :            :                 u32 val;
    5665                 :            : 
    5666                 :            :                 /* Initialize PTT/GTT (done by MFW on ASIC) */
    5667                 :          0 :                 ecore_wr(p_hwfn, p_ptt, PGLUE_B_REG_START_INIT_PTT_GTT, 1);
    5668                 :          0 :                 OSAL_MSLEEP(10);
    5669                 :          0 :                 ecore_ptt_invalidate(p_hwfn);
    5670                 :          0 :                 val = ecore_rd(p_hwfn, p_ptt, PGLUE_B_REG_INIT_DONE_PTT_GTT);
    5671         [ #  # ]:          0 :                 if (val != 1) {
    5672                 :          0 :                         DP_ERR(p_hwfn,
    5673                 :            :                                "PTT and GTT init in PGLUE_B didn't complete\n");
    5674                 :          0 :                         goto err1;
    5675                 :            :                 }
    5676                 :            : 
    5677                 :            :                 /* Clear a possible PGLUE_B parity from a previous GRC access */
    5678                 :          0 :                 ecore_wr(p_hwfn, p_ptt, PGLUE_B_REG_PRTY_STS_WR_H_0, 0x380);
    5679                 :            : 
    5680                 :          0 :                 b_ptt_gtt_init = true;
    5681                 :            :         }
    5682                 :            : #endif
    5683                 :            : 
    5684                 :            :         /* Store the precompiled init data ptrs */
    5685         [ #  # ]:          0 :         if (IS_LEAD_HWFN(p_hwfn))
    5686                 :          0 :                 ecore_init_iro_array(p_hwfn->p_dev);
    5687                 :            : 
    5688                 :          0 :         ecore_hw_hwfn_prepare(p_hwfn);
    5689                 :            : 
    5690                 :            :         /* Initialize MCP structure */
    5691                 :          0 :         rc = ecore_mcp_cmd_init(p_hwfn, p_hwfn->p_main_ptt);
    5692         [ #  # ]:          0 :         if (rc) {
    5693                 :          0 :                 DP_NOTICE(p_hwfn, false, "Failed initializing mcp command\n");
    5694         [ #  # ]:          0 :                 if (p_params->b_relaxed_probe)
    5695                 :          0 :                         p_params->p_relaxed_res = ECORE_HW_PREPARE_FAILED_MEM;
    5696                 :          0 :                 goto err1;
    5697                 :            :         }
    5698                 :            : 
    5699                 :            :         /* Read the device configuration information from the HW and SHMEM */
    5700                 :          0 :         rc = ecore_get_hw_info(p_hwfn, p_hwfn->p_main_ptt,
    5701                 :          0 :                                p_params->personality, p_params);
    5702         [ #  # ]:          0 :         if (rc) {
    5703                 :          0 :                 DP_NOTICE(p_hwfn, false, "Failed to get HW information\n");
    5704                 :          0 :                 goto err2;
    5705                 :            :         }
    5706                 :            : 
    5707                 :            :         /* Sending a mailbox to the MFW should be after ecore_get_hw_info() is
    5708                 :            :          * called, since among others it sets the ports number in an engine.
    5709                 :            :          */
    5710   [ #  #  #  # ]:          0 :         if (p_params->initiate_pf_flr && IS_LEAD_HWFN(p_hwfn) &&
    5711         [ #  # ]:          0 :             !p_dev->recov_in_prog) {
    5712                 :          0 :                 rc = ecore_mcp_initiate_pf_flr(p_hwfn, p_hwfn->p_main_ptt);
    5713         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
    5714                 :          0 :                         DP_NOTICE(p_hwfn, false, "Failed to initiate PF FLR\n");
    5715                 :            : 
    5716                 :            :                 /* Workaround for MFW issue where PF FLR does not cleanup
    5717                 :            :                  * IGU block
    5718                 :            :                  */
    5719         [ #  # ]:          0 :                 if (!(p_hwfn->mcp_info->capabilities &
    5720                 :            :                       FW_MB_PARAM_FEATURE_SUPPORT_IGU_CLEANUP))
    5721                 :          0 :                         ecore_pf_flr_igu_cleanup(p_hwfn);
    5722                 :            :         }
    5723                 :            : 
    5724                 :            :         /* Check if mdump logs/data are present and update the epoch value */
    5725         [ #  # ]:          0 :         if (IS_LEAD_HWFN(p_hwfn)) {
    5726                 :          0 :                 rc = ecore_mcp_mdump_get_info(p_hwfn, p_hwfn->p_main_ptt,
    5727                 :            :                                               &mdump_info);
    5728   [ #  #  #  # ]:          0 :                 if (rc == ECORE_SUCCESS && mdump_info.num_of_logs)
    5729                 :          0 :                         DP_NOTICE(p_hwfn, false,
    5730                 :            :                                   "* * * IMPORTANT - HW ERROR register dump captured by device * * *\n");
    5731                 :            : 
    5732                 :          0 :                 rc = ecore_mcp_mdump_get_retain(p_hwfn, p_hwfn->p_main_ptt,
    5733                 :            :                                                 &mdump_retain);
    5734   [ #  #  #  # ]:          0 :                 if (rc == ECORE_SUCCESS && mdump_retain.valid)
    5735                 :          0 :                         DP_NOTICE(p_hwfn, false,
    5736                 :            :                                   "mdump retained data: epoch 0x%08x, pf 0x%x, status 0x%08x\n",
    5737                 :            :                                   mdump_retain.epoch, mdump_retain.pf,
    5738                 :            :                                   mdump_retain.status);
    5739                 :            : 
    5740                 :          0 :                 ecore_mcp_mdump_set_values(p_hwfn, p_hwfn->p_main_ptt,
    5741                 :            :                                            p_params->epoch);
    5742                 :            :         }
    5743                 :            : 
    5744                 :            :         /* Allocate the init RT array and initialize the init-ops engine */
    5745                 :          0 :         rc = ecore_init_alloc(p_hwfn);
    5746         [ #  # ]:          0 :         if (rc) {
    5747                 :          0 :                 DP_NOTICE(p_hwfn, false, "Failed to allocate the init array\n");
    5748         [ #  # ]:          0 :                 if (p_params->b_relaxed_probe)
    5749                 :          0 :                         p_params->p_relaxed_res = ECORE_HW_PREPARE_FAILED_MEM;
    5750                 :          0 :                 goto err2;
    5751                 :            :         }
    5752                 :            : #ifndef ASIC_ONLY
    5753         [ #  # ]:          0 :         if (CHIP_REV_IS_FPGA(p_dev)) {
    5754         [ #  # ]:          0 :                 if (ECORE_IS_AH(p_dev)) {
    5755                 :          0 :                         DP_NOTICE(p_hwfn, false,
    5756                 :            :                                   "FPGA: workaround; Prevent DMAE parities\n");
    5757                 :          0 :                         ecore_wr(p_hwfn, p_hwfn->p_main_ptt,
    5758                 :            :                                  PCIE_REG_PRTY_MASK_K2, 7);
    5759                 :            :                 }
    5760                 :            : 
    5761                 :          0 :                 DP_NOTICE(p_hwfn, false,
    5762                 :            :                           "FPGA: workaround: Set VF bar0 size\n");
    5763                 :          0 :                 ecore_wr(p_hwfn, p_hwfn->p_main_ptt,
    5764                 :            :                          PGLUE_B_REG_VF_BAR0_SIZE_K2, 4);
    5765                 :            :         }
    5766                 :            : #endif
    5767                 :            : 
    5768                 :            :         return rc;
    5769                 :          0 : err2:
    5770         [ #  # ]:          0 :         if (IS_LEAD_HWFN(p_hwfn))
    5771                 :          0 :                 ecore_iov_free_hw_info(p_dev);
    5772                 :          0 :         ecore_mcp_free(p_hwfn);
    5773                 :          0 : err1:
    5774                 :            :         ecore_hw_hwfn_free(p_hwfn);
    5775                 :            : err0:
    5776                 :            :         return rc;
    5777                 :            : }
    5778                 :            : 
    5779                 :          0 : enum _ecore_status_t ecore_hw_prepare(struct ecore_dev *p_dev,
    5780                 :            :                                       struct ecore_hw_prepare_params *p_params)
    5781                 :            : {
    5782                 :          0 :         struct ecore_hwfn *p_hwfn = ECORE_LEADING_HWFN(p_dev);
    5783                 :            :         enum _ecore_status_t rc;
    5784                 :            : 
    5785                 :          0 :         p_dev->chk_reg_fifo = p_params->chk_reg_fifo;
    5786                 :          0 :         p_dev->allow_mdump = p_params->allow_mdump;
    5787                 :          0 :         p_hwfn->b_en_pacing = p_params->b_en_pacing;
    5788                 :          0 :         p_dev->b_is_target = p_params->b_is_target;
    5789                 :            : 
    5790         [ #  # ]:          0 :         if (p_params->b_relaxed_probe)
    5791                 :          0 :                 p_params->p_relaxed_res = ECORE_HW_PREPARE_SUCCESS;
    5792                 :            : 
    5793                 :            :         /* Initialize the first hwfn - will learn number of hwfns */
    5794                 :          0 :         rc = ecore_hw_prepare_single(p_hwfn, p_dev->regview,
    5795                 :            :                                      p_dev->doorbells, p_dev->db_phys_addr,
    5796                 :            :                                      p_params);
    5797         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
    5798                 :            :                 return rc;
    5799                 :            : 
    5800                 :          0 :         p_params->personality = p_hwfn->hw_info.personality;
    5801                 :            : 
    5802                 :            :         /* Initialize 2nd hwfn if necessary */
    5803         [ #  # ]:          0 :         if (ECORE_IS_CMT(p_dev)) {
    5804                 :            :                 void OSAL_IOMEM *p_regview, *p_doorbell;
    5805                 :            :                 u8 OSAL_IOMEM *addr;
    5806                 :            :                 u64 db_phys_addr;
    5807                 :            :                 u32 offset;
    5808                 :            : 
    5809                 :            :                 /* adjust bar offset for second engine */
    5810                 :          0 :                 offset = ecore_hw_bar_size(p_hwfn, p_hwfn->p_main_ptt,
    5811                 :            :                                            BAR_ID_0) / 2;
    5812                 :          0 :                 addr = (u8 OSAL_IOMEM *)p_dev->regview + offset;
    5813                 :            :                 p_regview = (void OSAL_IOMEM *)addr;
    5814                 :            : 
    5815                 :          0 :                 offset = ecore_hw_bar_size(p_hwfn, p_hwfn->p_main_ptt,
    5816                 :            :                                            BAR_ID_1) / 2;
    5817                 :          0 :                 addr = (u8 OSAL_IOMEM *)p_dev->doorbells + offset;
    5818                 :            :                 p_doorbell = (void OSAL_IOMEM *)addr;
    5819                 :          0 :                 db_phys_addr = p_dev->db_phys_addr + offset;
    5820                 :            : 
    5821                 :          0 :                 p_dev->hwfns[1].b_en_pacing = p_params->b_en_pacing;
    5822                 :            :                 /* prepare second hw function */
    5823                 :          0 :                 rc = ecore_hw_prepare_single(&p_dev->hwfns[1], p_regview,
    5824                 :            :                                              p_doorbell, db_phys_addr,
    5825                 :            :                                              p_params);
    5826                 :            : 
    5827                 :            :                 /* in case of error, need to free the previously
    5828                 :            :                  * initiliazed hwfn 0.
    5829                 :            :                  */
    5830         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS) {
    5831         [ #  # ]:          0 :                         if (p_params->b_relaxed_probe)
    5832                 :          0 :                                 p_params->p_relaxed_res =
    5833                 :            :                                                 ECORE_HW_PREPARE_FAILED_ENG2;
    5834                 :            : 
    5835         [ #  # ]:          0 :                         if (IS_PF(p_dev)) {
    5836                 :          0 :                                 ecore_init_free(p_hwfn);
    5837                 :          0 :                                 ecore_mcp_free(p_hwfn);
    5838                 :            :                                 ecore_hw_hwfn_free(p_hwfn);
    5839                 :            :                         } else {
    5840                 :          0 :                                 DP_NOTICE(p_dev, false, "What do we need to free when VF hwfn1 init fails\n");
    5841                 :            :                         }
    5842                 :          0 :                         return rc;
    5843                 :            :                 }
    5844                 :            :         }
    5845                 :            : 
    5846                 :            :         return rc;
    5847                 :            : }
    5848                 :            : 
    5849                 :          0 : void ecore_hw_remove(struct ecore_dev *p_dev)
    5850                 :            : {
    5851                 :          0 :         struct ecore_hwfn *p_hwfn = ECORE_LEADING_HWFN(p_dev);
    5852                 :            :         int i;
    5853                 :            : 
    5854         [ #  # ]:          0 :         if (IS_PF(p_dev))
    5855                 :          0 :                 ecore_mcp_ov_update_driver_state(p_hwfn, p_hwfn->p_main_ptt,
    5856                 :            :                                         ECORE_OV_DRIVER_STATE_NOT_LOADED);
    5857                 :            : 
    5858         [ #  # ]:          0 :         for_each_hwfn(p_dev, i) {
    5859                 :          0 :                 struct ecore_hwfn *p_hwfn = &p_dev->hwfns[i];
    5860                 :            : 
    5861         [ #  # ]:          0 :                 if (IS_VF(p_dev)) {
    5862                 :          0 :                         ecore_vf_pf_release(p_hwfn);
    5863                 :          0 :                         continue;
    5864                 :            :                 }
    5865                 :            : 
    5866                 :          0 :                 ecore_init_free(p_hwfn);
    5867                 :            :                 ecore_hw_hwfn_free(p_hwfn);
    5868                 :          0 :                 ecore_mcp_free(p_hwfn);
    5869                 :            : 
    5870                 :            : #ifdef CONFIG_ECORE_LOCK_ALLOC
    5871                 :            :                 OSAL_SPIN_LOCK_DEALLOC(&p_hwfn->dmae_info.lock);
    5872                 :            : #endif
    5873                 :            :         }
    5874                 :            : 
    5875                 :          0 :         ecore_iov_free_hw_info(p_dev);
    5876                 :          0 : }
    5877                 :            : 
    5878                 :          0 : static void ecore_chain_free_next_ptr(struct ecore_dev *p_dev,
    5879                 :            :                                       struct ecore_chain *p_chain)
    5880                 :            : {
    5881                 :          0 :         void *p_virt = p_chain->p_virt_addr, *p_virt_next = OSAL_NULL;
    5882                 :          0 :         dma_addr_t p_phys = p_chain->p_phys_addr, p_phys_next = 0;
    5883                 :            :         struct ecore_chain_next *p_next;
    5884                 :            :         u32 size, i;
    5885                 :            : 
    5886         [ #  # ]:          0 :         if (!p_virt)
    5887                 :            :                 return;
    5888                 :            : 
    5889                 :          0 :         size = p_chain->elem_size * p_chain->usable_per_page;
    5890                 :            : 
    5891         [ #  # ]:          0 :         for (i = 0; i < p_chain->page_cnt; i++) {
    5892         [ #  # ]:          0 :                 if (!p_virt)
    5893                 :            :                         break;
    5894                 :            : 
    5895                 :          0 :                 p_next = (struct ecore_chain_next *)((u8 *)p_virt + size);
    5896                 :          0 :                 p_virt_next = p_next->next_virt;
    5897                 :          0 :                 p_phys_next = HILO_DMA_REGPAIR(p_next->next_phys);
    5898                 :            : 
    5899                 :          0 :                 OSAL_DMA_FREE_COHERENT(p_dev, p_virt, p_phys,
    5900                 :            :                                        ECORE_CHAIN_PAGE_SIZE);
    5901                 :            : 
    5902                 :            :                 p_virt = p_virt_next;
    5903                 :            :                 p_phys = p_phys_next;
    5904                 :            :         }
    5905                 :            : }
    5906                 :            : 
    5907                 :            : static void ecore_chain_free_single(struct ecore_dev *p_dev,
    5908                 :            :                                     struct ecore_chain *p_chain)
    5909                 :            : {
    5910         [ #  # ]:          0 :         if (!p_chain->p_virt_addr)
    5911                 :            :                 return;
    5912                 :            : 
    5913                 :          0 :         OSAL_DMA_FREE_COHERENT(p_dev, p_chain->p_virt_addr,
    5914                 :            :                                p_chain->p_phys_addr, ECORE_CHAIN_PAGE_SIZE);
    5915                 :            : }
    5916                 :            : 
    5917                 :          0 : static void ecore_chain_free_pbl(struct ecore_dev *p_dev,
    5918                 :            :                                  struct ecore_chain *p_chain)
    5919                 :            : {
    5920                 :          0 :         void **pp_virt_addr_tbl = p_chain->pbl.pp_virt_addr_tbl;
    5921                 :          0 :         u8 *p_pbl_virt = (u8 *)p_chain->pbl_sp.p_virt_table;
    5922                 :          0 :         u32 page_cnt = p_chain->page_cnt, i, pbl_size;
    5923                 :            : 
    5924         [ #  # ]:          0 :         if (!pp_virt_addr_tbl)
    5925                 :            :                 return;
    5926                 :            : 
    5927         [ #  # ]:          0 :         if (!p_pbl_virt)
    5928                 :          0 :                 goto out;
    5929                 :            : 
    5930         [ #  # ]:          0 :         for (i = 0; i < page_cnt; i++) {
    5931         [ #  # ]:          0 :                 if (!pp_virt_addr_tbl[i])
    5932                 :            :                         break;
    5933                 :            : 
    5934                 :          0 :                 OSAL_DMA_FREE_COHERENT(p_dev, pp_virt_addr_tbl[i],
    5935                 :            :                                        *(dma_addr_t *)p_pbl_virt,
    5936                 :            :                                        ECORE_CHAIN_PAGE_SIZE);
    5937                 :            : 
    5938                 :          0 :                 p_pbl_virt += ECORE_CHAIN_PBL_ENTRY_SIZE;
    5939                 :            :         }
    5940                 :            : 
    5941                 :            :         pbl_size = page_cnt * ECORE_CHAIN_PBL_ENTRY_SIZE;
    5942                 :            : 
    5943         [ #  # ]:          0 :         if (!p_chain->b_external_pbl)
    5944                 :          0 :                 OSAL_DMA_FREE_COHERENT(p_dev, p_chain->pbl_sp.p_virt_table,
    5945                 :            :                                        p_chain->pbl_sp.p_phys_table, pbl_size);
    5946                 :          0 : out:
    5947                 :          0 :         OSAL_VFREE(p_dev, p_chain->pbl.pp_virt_addr_tbl);
    5948                 :            : }
    5949                 :            : 
    5950                 :          0 : void ecore_chain_free(struct ecore_dev *p_dev, struct ecore_chain *p_chain)
    5951                 :            : {
    5952   [ #  #  #  # ]:          0 :         switch (p_chain->mode) {
    5953                 :          0 :         case ECORE_CHAIN_MODE_NEXT_PTR:
    5954                 :          0 :                 ecore_chain_free_next_ptr(p_dev, p_chain);
    5955                 :          0 :                 break;
    5956                 :            :         case ECORE_CHAIN_MODE_SINGLE:
    5957                 :            :                 ecore_chain_free_single(p_dev, p_chain);
    5958                 :            :                 break;
    5959                 :          0 :         case ECORE_CHAIN_MODE_PBL:
    5960                 :          0 :                 ecore_chain_free_pbl(p_dev, p_chain);
    5961                 :          0 :                 break;
    5962                 :            :         }
    5963                 :          0 : }
    5964                 :            : 
    5965                 :            : static enum _ecore_status_t
    5966                 :          0 : ecore_chain_alloc_sanity_check(struct ecore_dev *p_dev,
    5967                 :            :                                enum ecore_chain_cnt_type cnt_type,
    5968                 :            :                                osal_size_t elem_size, u32 page_cnt)
    5969                 :            : {
    5970                 :          0 :         u64 chain_size = ELEMS_PER_PAGE(elem_size) * page_cnt;
    5971                 :            : 
    5972                 :            :         /* The actual chain size can be larger than the maximal possible value
    5973                 :            :          * after rounding up the requested elements number to pages, and after
    5974                 :            :          * taking into acount the unusuable elements (next-ptr elements).
    5975                 :            :          * The size of a "u16" chain can be (U16_MAX + 1) since the chain
    5976                 :            :          * size/capacity fields are of a u32 type.
    5977                 :            :          */
    5978                 :          0 :         if ((cnt_type == ECORE_CHAIN_CNT_TYPE_U16 &&
    5979         [ #  # ]:          0 :              chain_size > ((u32)ECORE_U16_MAX + 1)) ||
    5980                 :          0 :             (cnt_type == ECORE_CHAIN_CNT_TYPE_U32 &&
    5981         [ #  # ]:          0 :              chain_size > ECORE_U32_MAX)) {
    5982                 :          0 :                 DP_NOTICE(p_dev, true,
    5983                 :            :                           "The actual chain size (0x%lx) is larger than the maximal possible value\n",
    5984                 :            :                           (unsigned long)chain_size);
    5985                 :          0 :                 return ECORE_INVAL;
    5986                 :            :         }
    5987                 :            : 
    5988                 :            :         return ECORE_SUCCESS;
    5989                 :            : }
    5990                 :            : 
    5991                 :            : static enum _ecore_status_t
    5992                 :          0 : ecore_chain_alloc_next_ptr(struct ecore_dev *p_dev, struct ecore_chain *p_chain)
    5993                 :            : {
    5994                 :            :         void *p_virt = OSAL_NULL, *p_virt_prev = OSAL_NULL;
    5995                 :          0 :         dma_addr_t p_phys = 0;
    5996                 :            :         u32 i;
    5997                 :            : 
    5998         [ #  # ]:          0 :         for (i = 0; i < p_chain->page_cnt; i++) {
    5999                 :          0 :                 p_virt = OSAL_DMA_ALLOC_COHERENT(p_dev, &p_phys,
    6000                 :            :                                                  ECORE_CHAIN_PAGE_SIZE);
    6001         [ #  # ]:          0 :                 if (!p_virt) {
    6002                 :          0 :                         DP_NOTICE(p_dev, false,
    6003                 :            :                                   "Failed to allocate chain memory\n");
    6004                 :          0 :                         return ECORE_NOMEM;
    6005                 :            :                 }
    6006                 :            : 
    6007         [ #  # ]:          0 :                 if (i == 0) {
    6008                 :          0 :                         ecore_chain_init_mem(p_chain, p_virt, p_phys);
    6009                 :          0 :                         ecore_chain_reset(p_chain);
    6010                 :            :                 } else {
    6011                 :          0 :                         ecore_chain_init_next_ptr_elem(p_chain, p_virt_prev,
    6012                 :            :                                                        p_virt, p_phys);
    6013                 :            :                 }
    6014                 :            : 
    6015                 :            :                 p_virt_prev = p_virt;
    6016                 :            :         }
    6017                 :            :         /* Last page's next element should point to the beginning of the
    6018                 :            :          * chain.
    6019                 :            :          */
    6020                 :          0 :         ecore_chain_init_next_ptr_elem(p_chain, p_virt_prev,
    6021                 :            :                                        p_chain->p_virt_addr,
    6022                 :            :                                        p_chain->p_phys_addr);
    6023                 :            : 
    6024                 :          0 :         return ECORE_SUCCESS;
    6025                 :            : }
    6026                 :            : 
    6027                 :            : static enum _ecore_status_t
    6028                 :          0 : ecore_chain_alloc_single(struct ecore_dev *p_dev, struct ecore_chain *p_chain)
    6029                 :            : {
    6030                 :          0 :         dma_addr_t p_phys = 0;
    6031                 :            :         void *p_virt = OSAL_NULL;
    6032                 :            : 
    6033                 :          0 :         p_virt = OSAL_DMA_ALLOC_COHERENT(p_dev, &p_phys, ECORE_CHAIN_PAGE_SIZE);
    6034         [ #  # ]:          0 :         if (!p_virt) {
    6035                 :          0 :                 DP_NOTICE(p_dev, false, "Failed to allocate chain memory\n");
    6036                 :          0 :                 return ECORE_NOMEM;
    6037                 :            :         }
    6038                 :            : 
    6039                 :          0 :         ecore_chain_init_mem(p_chain, p_virt, p_phys);
    6040                 :          0 :         ecore_chain_reset(p_chain);
    6041                 :            : 
    6042                 :          0 :         return ECORE_SUCCESS;
    6043                 :            : }
    6044                 :            : 
    6045                 :            : static enum _ecore_status_t
    6046                 :          0 : ecore_chain_alloc_pbl(struct ecore_dev *p_dev,
    6047                 :            :                       struct ecore_chain *p_chain,
    6048                 :            :                       struct ecore_chain_ext_pbl *ext_pbl)
    6049                 :            : {
    6050                 :          0 :         u32 page_cnt = p_chain->page_cnt, size, i;
    6051                 :          0 :         dma_addr_t p_phys = 0, p_pbl_phys = 0;
    6052                 :            :         void **pp_virt_addr_tbl = OSAL_NULL;
    6053                 :            :         u8 *p_pbl_virt = OSAL_NULL;
    6054                 :            :         void *p_virt = OSAL_NULL;
    6055                 :            : 
    6056                 :          0 :         size = page_cnt * sizeof(*pp_virt_addr_tbl);
    6057                 :          0 :         pp_virt_addr_tbl = (void **)OSAL_VZALLOC(p_dev, size);
    6058         [ #  # ]:          0 :         if (!pp_virt_addr_tbl) {
    6059                 :          0 :                 DP_NOTICE(p_dev, false,
    6060                 :            :                           "Failed to allocate memory for the chain virtual addresses table\n");
    6061                 :          0 :                 return ECORE_NOMEM;
    6062                 :            :         }
    6063                 :            : 
    6064                 :            :         /* The allocation of the PBL table is done with its full size, since it
    6065                 :            :          * is expected to be successive.
    6066                 :            :          * ecore_chain_init_pbl_mem() is called even in a case of an allocation
    6067                 :            :          * failure, since pp_virt_addr_tbl was previously allocated, and it
    6068                 :            :          * should be saved to allow its freeing during the error flow.
    6069                 :            :          */
    6070                 :            :         size = page_cnt * ECORE_CHAIN_PBL_ENTRY_SIZE;
    6071                 :            : 
    6072         [ #  # ]:          0 :         if (ext_pbl == OSAL_NULL) {
    6073                 :          0 :                 p_pbl_virt = OSAL_DMA_ALLOC_COHERENT(p_dev, &p_pbl_phys, size);
    6074                 :            :         } else {
    6075                 :          0 :                 p_pbl_virt = ext_pbl->p_pbl_virt;
    6076                 :          0 :                 p_pbl_phys = ext_pbl->p_pbl_phys;
    6077                 :          0 :                 p_chain->b_external_pbl = true;
    6078                 :            :         }
    6079                 :            : 
    6080         [ #  # ]:          0 :         ecore_chain_init_pbl_mem(p_chain, p_pbl_virt, p_pbl_phys,
    6081                 :            :                                  pp_virt_addr_tbl);
    6082         [ #  # ]:          0 :         if (!p_pbl_virt) {
    6083                 :          0 :                 DP_NOTICE(p_dev, false, "Failed to allocate chain pbl memory\n");
    6084                 :          0 :                 return ECORE_NOMEM;
    6085                 :            :         }
    6086                 :            : 
    6087         [ #  # ]:          0 :         for (i = 0; i < page_cnt; i++) {
    6088                 :          0 :                 p_virt = OSAL_DMA_ALLOC_COHERENT(p_dev, &p_phys,
    6089                 :            :                                                  ECORE_CHAIN_PAGE_SIZE);
    6090         [ #  # ]:          0 :                 if (!p_virt) {
    6091                 :          0 :                         DP_NOTICE(p_dev, false,
    6092                 :            :                                   "Failed to allocate chain memory\n");
    6093                 :          0 :                         return ECORE_NOMEM;
    6094                 :            :                 }
    6095                 :            : 
    6096         [ #  # ]:          0 :                 if (i == 0) {
    6097                 :          0 :                         ecore_chain_init_mem(p_chain, p_virt, p_phys);
    6098                 :          0 :                         ecore_chain_reset(p_chain);
    6099                 :            :                 }
    6100                 :            : 
    6101                 :            :                 /* Fill the PBL table with the physical address of the page */
    6102                 :          0 :                 *(dma_addr_t *)p_pbl_virt = p_phys;
    6103                 :            :                 /* Keep the virtual address of the page */
    6104                 :          0 :                 p_chain->pbl.pp_virt_addr_tbl[i] = p_virt;
    6105                 :            : 
    6106                 :          0 :                 p_pbl_virt += ECORE_CHAIN_PBL_ENTRY_SIZE;
    6107                 :            :         }
    6108                 :            : 
    6109                 :            :         return ECORE_SUCCESS;
    6110                 :            : }
    6111                 :            : 
    6112                 :          0 : enum _ecore_status_t ecore_chain_alloc(struct ecore_dev *p_dev,
    6113                 :            :                                        enum ecore_chain_use_mode intended_use,
    6114                 :            :                                        enum ecore_chain_mode mode,
    6115                 :            :                                        enum ecore_chain_cnt_type cnt_type,
    6116                 :            :                                        u32 num_elems, osal_size_t elem_size,
    6117                 :            :                                        struct ecore_chain *p_chain,
    6118                 :            :                                        struct ecore_chain_ext_pbl *ext_pbl)
    6119                 :            : {
    6120                 :            :         u32 page_cnt;
    6121                 :            :         enum _ecore_status_t rc = ECORE_SUCCESS;
    6122                 :            : 
    6123         [ #  # ]:          0 :         if (mode == ECORE_CHAIN_MODE_SINGLE)
    6124                 :            :                 page_cnt = 1;
    6125                 :            :         else
    6126         [ #  # ]:          0 :                 page_cnt = ECORE_CHAIN_PAGE_CNT(num_elems, elem_size, mode);
    6127                 :            : 
    6128                 :          0 :         rc = ecore_chain_alloc_sanity_check(p_dev, cnt_type, elem_size,
    6129                 :            :                                             page_cnt);
    6130         [ #  # ]:          0 :         if (rc) {
    6131                 :          0 :                 DP_NOTICE(p_dev, false,
    6132                 :            :                           "Cannot allocate a chain with the given arguments:\n"
    6133                 :            :                           "[use_mode %d, mode %d, cnt_type %d, num_elems %d, elem_size %zu]\n",
    6134                 :            :                           intended_use, mode, cnt_type, num_elems, elem_size);
    6135                 :          0 :                 return rc;
    6136                 :            :         }
    6137                 :            : 
    6138                 :          0 :         ecore_chain_init_params(p_chain, page_cnt, (u8)elem_size, intended_use,
    6139                 :            :                                 mode, cnt_type, p_dev->dp_ctx);
    6140                 :            : 
    6141   [ #  #  #  # ]:          0 :         switch (mode) {
    6142                 :          0 :         case ECORE_CHAIN_MODE_NEXT_PTR:
    6143                 :          0 :                 rc = ecore_chain_alloc_next_ptr(p_dev, p_chain);
    6144                 :          0 :                 break;
    6145                 :          0 :         case ECORE_CHAIN_MODE_SINGLE:
    6146                 :          0 :                 rc = ecore_chain_alloc_single(p_dev, p_chain);
    6147                 :          0 :                 break;
    6148                 :          0 :         case ECORE_CHAIN_MODE_PBL:
    6149                 :          0 :                 rc = ecore_chain_alloc_pbl(p_dev, p_chain, ext_pbl);
    6150                 :          0 :                 break;
    6151                 :            :         }
    6152         [ #  # ]:          0 :         if (rc)
    6153                 :          0 :                 goto nomem;
    6154                 :            : 
    6155                 :            :         return ECORE_SUCCESS;
    6156                 :            : 
    6157                 :            : nomem:
    6158                 :          0 :         ecore_chain_free(p_dev, p_chain);
    6159                 :          0 :         return rc;
    6160                 :            : }
    6161                 :            : 
    6162                 :          0 : enum _ecore_status_t ecore_fw_l2_queue(struct ecore_hwfn *p_hwfn,
    6163                 :            :                                        u16 src_id, u16 *dst_id)
    6164                 :            : {
    6165         [ #  # ]:          0 :         if (src_id >= RESC_NUM(p_hwfn, ECORE_L2_QUEUE)) {
    6166                 :            :                 u16 min, max;
    6167                 :            : 
    6168                 :          0 :                 min = (u16)RESC_START(p_hwfn, ECORE_L2_QUEUE);
    6169                 :          0 :                 max = min + RESC_NUM(p_hwfn, ECORE_L2_QUEUE);
    6170                 :          0 :                 DP_NOTICE(p_hwfn, true,
    6171                 :            :                           "l2_queue id [%d] is not valid, available indices [%d - %d]\n",
    6172                 :            :                           src_id, min, max);
    6173                 :            : 
    6174                 :          0 :                 return ECORE_INVAL;
    6175                 :            :         }
    6176                 :            : 
    6177                 :          0 :         *dst_id = RESC_START(p_hwfn, ECORE_L2_QUEUE) + src_id;
    6178                 :            : 
    6179                 :          0 :         return ECORE_SUCCESS;
    6180                 :            : }
    6181                 :            : 
    6182                 :          0 : enum _ecore_status_t ecore_fw_vport(struct ecore_hwfn *p_hwfn,
    6183                 :            :                                     u8 src_id, u8 *dst_id)
    6184                 :            : {
    6185         [ #  # ]:          0 :         if (src_id >= RESC_NUM(p_hwfn, ECORE_VPORT)) {
    6186                 :            :                 u8 min, max;
    6187                 :            : 
    6188                 :          0 :                 min = (u8)RESC_START(p_hwfn, ECORE_VPORT);
    6189                 :          0 :                 max = min + RESC_NUM(p_hwfn, ECORE_VPORT);
    6190                 :          0 :                 DP_NOTICE(p_hwfn, true,
    6191                 :            :                           "vport id [%d] is not valid, available indices [%d - %d]\n",
    6192                 :            :                           src_id, min, max);
    6193                 :            : 
    6194                 :          0 :                 return ECORE_INVAL;
    6195                 :            :         }
    6196                 :            : 
    6197                 :          0 :         *dst_id = RESC_START(p_hwfn, ECORE_VPORT) + src_id;
    6198                 :            : 
    6199                 :          0 :         return ECORE_SUCCESS;
    6200                 :            : }
    6201                 :            : 
    6202                 :          0 : enum _ecore_status_t ecore_fw_rss_eng(struct ecore_hwfn *p_hwfn,
    6203                 :            :                                       u8 src_id, u8 *dst_id)
    6204                 :            : {
    6205         [ #  # ]:          0 :         if (src_id >= RESC_NUM(p_hwfn, ECORE_RSS_ENG)) {
    6206                 :            :                 u8 min, max;
    6207                 :            : 
    6208                 :          0 :                 min = (u8)RESC_START(p_hwfn, ECORE_RSS_ENG);
    6209                 :          0 :                 max = min + RESC_NUM(p_hwfn, ECORE_RSS_ENG);
    6210                 :          0 :                 DP_NOTICE(p_hwfn, true,
    6211                 :            :                           "rss_eng id [%d] is not valid, available indices [%d - %d]\n",
    6212                 :            :                           src_id, min, max);
    6213                 :            : 
    6214                 :          0 :                 return ECORE_INVAL;
    6215                 :            :         }
    6216                 :            : 
    6217                 :          0 :         *dst_id = RESC_START(p_hwfn, ECORE_RSS_ENG) + src_id;
    6218                 :            : 
    6219                 :          0 :         return ECORE_SUCCESS;
    6220                 :            : }
    6221                 :            : 
    6222                 :            : enum _ecore_status_t
    6223                 :          0 : ecore_llh_set_function_as_default(struct ecore_hwfn *p_hwfn,
    6224                 :            :                                   struct ecore_ptt *p_ptt)
    6225                 :            : {
    6226         [ #  # ]:          0 :         if (OSAL_GET_BIT(ECORE_MF_NEED_DEF_PF, &p_hwfn->p_dev->mf_bits)) {
    6227                 :          0 :                 ecore_wr(p_hwfn, p_ptt,
    6228                 :            :                          NIG_REG_LLH_TAGMAC_DEF_PF_VECTOR,
    6229                 :          0 :                          1 << p_hwfn->abs_pf_id / 2);
    6230                 :          0 :                 ecore_wr(p_hwfn, p_ptt, PRS_REG_MSG_INFO, 0);
    6231                 :          0 :                 return ECORE_SUCCESS;
    6232                 :            :         }
    6233                 :            : 
    6234                 :          0 :         DP_NOTICE(p_hwfn, false,
    6235                 :            :                   "This function can't be set as default\n");
    6236                 :          0 :         return ECORE_INVAL;
    6237                 :            : }
    6238                 :            : 
    6239                 :          0 : static enum _ecore_status_t ecore_set_coalesce(struct ecore_hwfn *p_hwfn,
    6240                 :            :                                                struct ecore_ptt *p_ptt,
    6241                 :            :                                                u32 hw_addr, void *p_eth_qzone,
    6242                 :            :                                                osal_size_t eth_qzone_size,
    6243                 :            :                                                u8 timeset)
    6244                 :            : {
    6245                 :            :         struct coalescing_timeset *p_coal_timeset;
    6246                 :            : 
    6247         [ #  # ]:          0 :         if (p_hwfn->p_dev->int_coalescing_mode != ECORE_COAL_MODE_ENABLE) {
    6248                 :          0 :                 DP_NOTICE(p_hwfn, true,
    6249                 :            :                           "Coalescing configuration not enabled\n");
    6250                 :          0 :                 return ECORE_INVAL;
    6251                 :            :         }
    6252                 :            : 
    6253                 :            :         p_coal_timeset = p_eth_qzone;
    6254                 :            :         OSAL_MEMSET(p_eth_qzone, 0, eth_qzone_size);
    6255                 :          0 :         SET_FIELD(p_coal_timeset->value, COALESCING_TIMESET_TIMESET, timeset);
    6256                 :          0 :         SET_FIELD(p_coal_timeset->value, COALESCING_TIMESET_VALID, 1);
    6257                 :          0 :         ecore_memcpy_to(p_hwfn, p_ptt, hw_addr, p_eth_qzone, eth_qzone_size);
    6258                 :            : 
    6259                 :          0 :         return ECORE_SUCCESS;
    6260                 :            : }
    6261                 :            : 
    6262                 :          0 : enum _ecore_status_t ecore_set_queue_coalesce(struct ecore_hwfn *p_hwfn,
    6263                 :            :                                               u16 rx_coal, u16 tx_coal,
    6264                 :            :                                               void *p_handle)
    6265                 :            : {
    6266                 :            :         struct ecore_queue_cid *p_cid = (struct ecore_queue_cid *)p_handle;
    6267                 :            :         enum _ecore_status_t rc = ECORE_SUCCESS;
    6268                 :            :         struct ecore_ptt *p_ptt;
    6269                 :            : 
    6270                 :            :         /* TODO - Configuring a single queue's coalescing but
    6271                 :            :          * claiming all queues are abiding same configuration
    6272                 :            :          * for PF and VF both.
    6273                 :            :          */
    6274                 :            : 
    6275         [ #  # ]:          0 :         if (IS_VF(p_hwfn->p_dev))
    6276                 :          0 :                 return ecore_vf_pf_set_coalesce(p_hwfn, rx_coal,
    6277                 :            :                                                 tx_coal, p_cid);
    6278                 :            : 
    6279                 :          0 :         p_ptt = ecore_ptt_acquire(p_hwfn);
    6280         [ #  # ]:          0 :         if (!p_ptt)
    6281                 :            :                 return ECORE_AGAIN;
    6282                 :            : 
    6283         [ #  # ]:          0 :         if (rx_coal) {
    6284                 :          0 :                 rc = ecore_set_rxq_coalesce(p_hwfn, p_ptt, rx_coal, p_cid);
    6285         [ #  # ]:          0 :                 if (rc)
    6286                 :          0 :                         goto out;
    6287                 :          0 :                 p_hwfn->p_dev->rx_coalesce_usecs = rx_coal;
    6288                 :            :         }
    6289                 :            : 
    6290         [ #  # ]:          0 :         if (tx_coal) {
    6291                 :          0 :                 rc = ecore_set_txq_coalesce(p_hwfn, p_ptt, tx_coal, p_cid);
    6292         [ #  # ]:          0 :                 if (rc)
    6293                 :          0 :                         goto out;
    6294                 :          0 :                 p_hwfn->p_dev->tx_coalesce_usecs = tx_coal;
    6295                 :            :         }
    6296                 :          0 : out:
    6297                 :          0 :         ecore_ptt_release(p_hwfn, p_ptt);
    6298                 :            : 
    6299                 :          0 :         return rc;
    6300                 :            : }
    6301                 :            : 
    6302                 :          0 : enum _ecore_status_t ecore_set_rxq_coalesce(struct ecore_hwfn *p_hwfn,
    6303                 :            :                                             struct ecore_ptt *p_ptt,
    6304                 :            :                                             u16 coalesce,
    6305                 :            :                                             struct ecore_queue_cid *p_cid)
    6306                 :            : {
    6307                 :            :         struct ustorm_eth_queue_zone eth_qzone;
    6308                 :            :         u8 timeset, timer_res;
    6309                 :            :         u32 address;
    6310                 :            :         enum _ecore_status_t rc;
    6311                 :            : 
    6312                 :            :         /* Coalesce = (timeset << timer-resolution), timeset is 7bit wide */
    6313         [ #  # ]:          0 :         if (coalesce <= 0x7F) {
    6314                 :            :                 timer_res = 0;
    6315         [ #  # ]:          0 :         } else if (coalesce <= 0xFF) {
    6316                 :            :                 timer_res = 1;
    6317         [ #  # ]:          0 :         } else if (coalesce <= 0x1FF) {
    6318                 :            :                 timer_res = 2;
    6319                 :            :         } else {
    6320                 :          0 :                 DP_ERR(p_hwfn, "Invalid coalesce value - %d\n", coalesce);
    6321                 :          0 :                 return ECORE_INVAL;
    6322                 :            :         }
    6323                 :          0 :         timeset = (u8)(coalesce >> timer_res);
    6324                 :            : 
    6325                 :          0 :         rc = ecore_int_set_timer_res(p_hwfn, p_ptt, timer_res,
    6326                 :          0 :                                      p_cid->sb_igu_id, false);
    6327         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
    6328                 :          0 :                 goto out;
    6329                 :            : 
    6330                 :          0 :         address = BAR0_MAP_REG_USDM_RAM +
    6331                 :          0 :                   USTORM_ETH_QUEUE_ZONE_OFFSET(p_cid->abs.queue_id);
    6332                 :            : 
    6333                 :          0 :         rc = ecore_set_coalesce(p_hwfn, p_ptt, address, &eth_qzone,
    6334                 :            :                                 sizeof(struct ustorm_eth_queue_zone), timeset);
    6335         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
    6336                 :          0 :                 goto out;
    6337                 :            : 
    6338                 :          0 : out:
    6339                 :            :         return rc;
    6340                 :            : }
    6341                 :            : 
    6342                 :          0 : enum _ecore_status_t ecore_set_txq_coalesce(struct ecore_hwfn *p_hwfn,
    6343                 :            :                                             struct ecore_ptt *p_ptt,
    6344                 :            :                                             u16 coalesce,
    6345                 :            :                                             struct ecore_queue_cid *p_cid)
    6346                 :            : {
    6347                 :            :         struct xstorm_eth_queue_zone eth_qzone;
    6348                 :            :         u8 timeset, timer_res;
    6349                 :            :         u32 address;
    6350                 :            :         enum _ecore_status_t rc;
    6351                 :            : 
    6352                 :            :         /* Coalesce = (timeset << timer-resolution), timeset is 7bit wide */
    6353         [ #  # ]:          0 :         if (coalesce <= 0x7F) {
    6354                 :            :                 timer_res = 0;
    6355         [ #  # ]:          0 :         } else if (coalesce <= 0xFF) {
    6356                 :            :                 timer_res = 1;
    6357         [ #  # ]:          0 :         } else if (coalesce <= 0x1FF) {
    6358                 :            :                 timer_res = 2;
    6359                 :            :         } else {
    6360                 :          0 :                 DP_ERR(p_hwfn, "Invalid coalesce value - %d\n", coalesce);
    6361                 :          0 :                 return ECORE_INVAL;
    6362                 :            :         }
    6363                 :            : 
    6364                 :          0 :         timeset = (u8)(coalesce >> timer_res);
    6365                 :            : 
    6366                 :          0 :         rc = ecore_int_set_timer_res(p_hwfn, p_ptt, timer_res,
    6367                 :          0 :                                      p_cid->sb_igu_id, true);
    6368         [ #  # ]:          0 :         if (rc != ECORE_SUCCESS)
    6369                 :          0 :                 goto out;
    6370                 :            : 
    6371                 :          0 :         address = BAR0_MAP_REG_XSDM_RAM +
    6372                 :          0 :                   XSTORM_ETH_QUEUE_ZONE_OFFSET(p_cid->abs.queue_id);
    6373                 :            : 
    6374                 :          0 :         rc = ecore_set_coalesce(p_hwfn, p_ptt, address, &eth_qzone,
    6375                 :            :                                 sizeof(struct xstorm_eth_queue_zone), timeset);
    6376                 :            : out:
    6377                 :            :         return rc;
    6378                 :            : }
    6379                 :            : 
    6380                 :            : /* Calculate final WFQ values for all vports and configure it.
    6381                 :            :  * After this configuration each vport must have
    6382                 :            :  * approx min rate =  wfq * min_pf_rate / ECORE_WFQ_UNIT
    6383                 :            :  */
    6384                 :          0 : static void ecore_configure_wfq_for_all_vports(struct ecore_hwfn *p_hwfn,
    6385                 :            :                                                struct ecore_ptt *p_ptt,
    6386                 :            :                                                u32 min_pf_rate)
    6387                 :            : {
    6388                 :            :         struct init_qm_vport_params *vport_params;
    6389                 :            :         int i;
    6390                 :            : 
    6391                 :          0 :         vport_params = p_hwfn->qm_info.qm_vport_params;
    6392                 :            : 
    6393         [ #  # ]:          0 :         for (i = 0; i < p_hwfn->qm_info.num_vports; i++) {
    6394                 :          0 :                 u32 wfq_speed = p_hwfn->qm_info.wfq_data[i].min_speed;
    6395                 :            : 
    6396                 :          0 :                 vport_params[i].wfq = (wfq_speed * ECORE_WFQ_UNIT) /
    6397                 :            :                     min_pf_rate;
    6398                 :          0 :                 ecore_init_vport_wfq(p_hwfn, p_ptt,
    6399                 :          0 :                                      vport_params[i].first_tx_pq_id,
    6400                 :            :                                      vport_params[i].wfq);
    6401                 :            :         }
    6402                 :          0 : }
    6403                 :            : 
    6404                 :            : static void ecore_init_wfq_default_param(struct ecore_hwfn *p_hwfn)
    6405                 :            : {
    6406                 :            :         int i;
    6407                 :            : 
    6408         [ #  # ]:          0 :         for (i = 0; i < p_hwfn->qm_info.num_vports; i++)
    6409                 :          0 :                 p_hwfn->qm_info.qm_vport_params[i].wfq = 1;
    6410                 :            : }
    6411                 :            : 
    6412                 :          0 : static void ecore_disable_wfq_for_all_vports(struct ecore_hwfn *p_hwfn,
    6413                 :            :                                              struct ecore_ptt *p_ptt)
    6414                 :            : {
    6415                 :            :         struct init_qm_vport_params *vport_params;
    6416                 :            :         int i;
    6417                 :            : 
    6418                 :          0 :         vport_params = p_hwfn->qm_info.qm_vport_params;
    6419                 :            : 
    6420         [ #  # ]:          0 :         for (i = 0; i < p_hwfn->qm_info.num_vports; i++) {
    6421                 :            :                 ecore_init_wfq_default_param(p_hwfn);
    6422                 :          0 :                 ecore_init_vport_wfq(p_hwfn, p_ptt,
    6423                 :          0 :                                      vport_params[i].first_tx_pq_id,
    6424                 :          0 :                                      vport_params[i].wfq);
    6425                 :            :         }
    6426                 :          0 : }
    6427                 :            : 
    6428                 :            : /* This function performs several validations for WFQ
    6429                 :            :  * configuration and required min rate for a given vport
    6430                 :            :  * 1. req_rate must be greater than one percent of min_pf_rate.
    6431                 :            :  * 2. req_rate should not cause other vports [not configured for WFQ explicitly]
    6432                 :            :  *    rates to get less than one percent of min_pf_rate.
    6433                 :            :  * 3. total_req_min_rate [all vports min rate sum] shouldn't exceed min_pf_rate.
    6434                 :            :  */
    6435                 :          0 : static enum _ecore_status_t ecore_init_wfq_param(struct ecore_hwfn *p_hwfn,
    6436                 :            :                                                  u16 vport_id, u32 req_rate,
    6437                 :            :                                                  u32 min_pf_rate)
    6438                 :            : {
    6439                 :            :         u32 total_req_min_rate = 0, total_left_rate = 0, left_rate_per_vp = 0;
    6440                 :            :         int non_requested_count = 0, req_count = 0, i, num_vports;
    6441                 :            : 
    6442                 :          0 :         num_vports = p_hwfn->qm_info.num_vports;
    6443                 :            : 
    6444                 :            : /* Accounting for the vports which are configured for WFQ explicitly */
    6445                 :            : 
    6446         [ #  # ]:          0 :         for (i = 0; i < num_vports; i++) {
    6447                 :            :                 u32 tmp_speed;
    6448                 :            : 
    6449   [ #  #  #  # ]:          0 :                 if ((i != vport_id) && p_hwfn->qm_info.wfq_data[i].configured) {
    6450                 :          0 :                         req_count++;
    6451                 :          0 :                         tmp_speed = p_hwfn->qm_info.wfq_data[i].min_speed;
    6452                 :          0 :                         total_req_min_rate += tmp_speed;
    6453                 :            :                 }
    6454                 :            :         }
    6455                 :            : 
    6456                 :            :         /* Include current vport data as well */
    6457                 :          0 :         req_count++;
    6458                 :          0 :         total_req_min_rate += req_rate;
    6459                 :          0 :         non_requested_count = num_vports - req_count;
    6460                 :            : 
    6461                 :            :         /* validate possible error cases */
    6462         [ #  # ]:          0 :         if (req_rate < min_pf_rate / ECORE_WFQ_UNIT) {
    6463         [ #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_LINK,
    6464                 :            :                            "Vport [%d] - Requested rate[%d Mbps] is less than one percent of configured PF min rate[%d Mbps]\n",
    6465                 :            :                            vport_id, req_rate, min_pf_rate);
    6466                 :          0 :                 return ECORE_INVAL;
    6467                 :            :         }
    6468                 :            : 
    6469                 :            :         /* TBD - for number of vports greater than 100 */
    6470         [ #  # ]:          0 :         if (num_vports > ECORE_WFQ_UNIT) {
    6471         [ #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_LINK,
    6472                 :            :                            "Number of vports is greater than %d\n",
    6473                 :            :                            ECORE_WFQ_UNIT);
    6474                 :          0 :                 return ECORE_INVAL;
    6475                 :            :         }
    6476                 :            : 
    6477         [ #  # ]:          0 :         if (total_req_min_rate > min_pf_rate) {
    6478         [ #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_LINK,
    6479                 :            :                            "Total requested min rate for all vports[%d Mbps] is greater than configured PF min rate[%d Mbps]\n",
    6480                 :            :                            total_req_min_rate, min_pf_rate);
    6481                 :          0 :                 return ECORE_INVAL;
    6482                 :            :         }
    6483                 :            : 
    6484                 :            :         /* Data left for non requested vports */
    6485                 :          0 :         total_left_rate = min_pf_rate - total_req_min_rate;
    6486                 :          0 :         left_rate_per_vp = total_left_rate / non_requested_count;
    6487                 :            : 
    6488                 :            :         /* validate if non requested get < 1% of min bw */
    6489         [ #  # ]:          0 :         if (left_rate_per_vp < min_pf_rate / ECORE_WFQ_UNIT) {
    6490         [ #  # ]:          0 :                 DP_VERBOSE(p_hwfn, ECORE_MSG_LINK,
    6491                 :            :                            "Non WFQ configured vports rate [%d Mbps] is less than one percent of configured PF min rate[%d Mbps]\n",
    6492                 :            :                            left_rate_per_vp, min_pf_rate);
    6493                 :          0 :                 return ECORE_INVAL;
    6494                 :            :         }
    6495                 :            : 
    6496                 :            :         /* now req_rate for given vport passes all scenarios.
    6497                 :            :          * assign final wfq rates to all vports.
    6498                 :            :          */
    6499                 :          0 :         p_hwfn->qm_info.wfq_data[vport_id].min_speed = req_rate;
    6500                 :          0 :         p_hwfn->qm_info.wfq_data[vport_id].configured = true;
    6501                 :            : 
    6502         [ #  # ]:          0 :         for (i = 0; i < num_vports; i++) {
    6503         [ #  # ]:          0 :                 if (p_hwfn->qm_info.wfq_data[i].configured)
    6504                 :          0 :                         continue;
    6505                 :            : 
    6506                 :          0 :                 p_hwfn->qm_info.wfq_data[i].min_speed = left_rate_per_vp;
    6507                 :            :         }
    6508                 :            : 
    6509                 :            :         return ECORE_SUCCESS;
    6510                 :            : }
    6511                 :            : 
    6512                 :          0 : static int __ecore_configure_vport_wfq(struct ecore_hwfn *p_hwfn,
    6513                 :            :                                        struct ecore_ptt *p_ptt,
    6514                 :            :                                        u16 vp_id, u32 rate)
    6515                 :            : {
    6516                 :            :         struct ecore_mcp_link_state *p_link;
    6517                 :            :         int rc = ECORE_SUCCESS;
    6518                 :            : 
    6519                 :          0 :         p_link = &ECORE_LEADING_HWFN(p_hwfn->p_dev)->mcp_info->link_output;
    6520                 :            : 
    6521         [ #  # ]:          0 :         if (!p_link->min_pf_rate) {
    6522                 :          0 :                 p_hwfn->qm_info.wfq_data[vp_id].min_speed = rate;
    6523                 :          0 :                 p_hwfn->qm_info.wfq_data[vp_id].configured = true;
    6524                 :          0 :                 return rc;
    6525                 :            :         }
    6526                 :            : 
    6527                 :          0 :         rc = ecore_init_wfq_param(p_hwfn, vp_id, rate, p_link->min_pf_rate);
    6528                 :            : 
    6529         [ #  # ]:          0 :         if (rc == ECORE_SUCCESS)
    6530                 :          0 :                 ecore_configure_wfq_for_all_vports(p_hwfn, p_ptt,
    6531                 :            :                                                    p_link->min_pf_rate);
    6532                 :            :         else
    6533                 :          0 :                 DP_NOTICE(p_hwfn, false,
    6534                 :            :                           "Validation failed while configuring min rate\n");
    6535                 :            : 
    6536                 :            :         return rc;
    6537                 :            : }
    6538                 :            : 
    6539                 :          0 : static int __ecore_configure_vp_wfq_on_link_change(struct ecore_hwfn *p_hwfn,
    6540                 :            :                                                    struct ecore_ptt *p_ptt,
    6541                 :            :                                                    u32 min_pf_rate)
    6542                 :            : {
    6543                 :            :         bool use_wfq = false;
    6544                 :            :         int rc = ECORE_SUCCESS;
    6545                 :            :         u16 i;
    6546                 :            : 
    6547                 :            :         /* Validate all pre configured vports for wfq */
    6548         [ #  # ]:          0 :         for (i = 0; i < p_hwfn->qm_info.num_vports; i++) {
    6549                 :            :                 u32 rate;
    6550                 :            : 
    6551         [ #  # ]:          0 :                 if (!p_hwfn->qm_info.wfq_data[i].configured)
    6552                 :          0 :                         continue;
    6553                 :            : 
    6554                 :          0 :                 rate = p_hwfn->qm_info.wfq_data[i].min_speed;
    6555                 :            :                 use_wfq = true;
    6556                 :            : 
    6557                 :          0 :                 rc = ecore_init_wfq_param(p_hwfn, i, rate, min_pf_rate);
    6558         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS) {
    6559                 :          0 :                         DP_NOTICE(p_hwfn, false,
    6560                 :            :                                   "WFQ validation failed while configuring min rate\n");
    6561                 :          0 :                         break;
    6562                 :            :                 }
    6563                 :            :         }
    6564                 :            : 
    6565         [ #  # ]:          0 :         if (rc == ECORE_SUCCESS && use_wfq)
    6566                 :          0 :                 ecore_configure_wfq_for_all_vports(p_hwfn, p_ptt, min_pf_rate);
    6567                 :            :         else
    6568                 :          0 :                 ecore_disable_wfq_for_all_vports(p_hwfn, p_ptt);
    6569                 :            : 
    6570                 :          0 :         return rc;
    6571                 :            : }
    6572                 :            : 
    6573                 :            : /* Main API for ecore clients to configure vport min rate.
    6574                 :            :  * vp_id - vport id in PF Range[0 - (total_num_vports_per_pf - 1)]
    6575                 :            :  * rate - Speed in Mbps needs to be assigned to a given vport.
    6576                 :            :  */
    6577                 :          0 : int ecore_configure_vport_wfq(struct ecore_dev *p_dev, u16 vp_id, u32 rate)
    6578                 :            : {
    6579                 :            :         int i, rc = ECORE_INVAL;
    6580                 :            : 
    6581                 :            :         /* TBD - for multiple hardware functions - that is 100 gig */
    6582         [ #  # ]:          0 :         if (ECORE_IS_CMT(p_dev)) {
    6583                 :          0 :                 DP_NOTICE(p_dev, false,
    6584                 :            :                           "WFQ configuration is not supported for this device\n");
    6585                 :          0 :                 return rc;
    6586                 :            :         }
    6587                 :            : 
    6588         [ #  # ]:          0 :         for_each_hwfn(p_dev, i) {
    6589                 :          0 :                 struct ecore_hwfn *p_hwfn = &p_dev->hwfns[i];
    6590                 :            :                 struct ecore_ptt *p_ptt;
    6591                 :            : 
    6592                 :          0 :                 p_ptt = ecore_ptt_acquire(p_hwfn);
    6593         [ #  # ]:          0 :                 if (!p_ptt)
    6594                 :            :                         return ECORE_TIMEOUT;
    6595                 :            : 
    6596                 :          0 :                 rc = __ecore_configure_vport_wfq(p_hwfn, p_ptt, vp_id, rate);
    6597                 :            : 
    6598         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS) {
    6599                 :          0 :                         ecore_ptt_release(p_hwfn, p_ptt);
    6600                 :          0 :                         return rc;
    6601                 :            :                 }
    6602                 :            : 
    6603                 :          0 :                 ecore_ptt_release(p_hwfn, p_ptt);
    6604                 :            :         }
    6605                 :            : 
    6606                 :            :         return rc;
    6607                 :            : }
    6608                 :            : 
    6609                 :            : /* API to configure WFQ from mcp link change */
    6610                 :          0 : void ecore_configure_vp_wfq_on_link_change(struct ecore_dev *p_dev,
    6611                 :            :                                            struct ecore_ptt *p_ptt,
    6612                 :            :                                            u32 min_pf_rate)
    6613                 :            : {
    6614                 :            :         int i;
    6615                 :            : 
    6616                 :            :         /* TBD - for multiple hardware functions - that is 100 gig */
    6617         [ #  # ]:          0 :         if (ECORE_IS_CMT(p_dev)) {
    6618         [ #  # ]:          0 :                 DP_VERBOSE(p_dev, ECORE_MSG_LINK,
    6619                 :            :                            "WFQ configuration is not supported for this device\n");
    6620                 :          0 :                 return;
    6621                 :            :         }
    6622                 :            : 
    6623         [ #  # ]:          0 :         for_each_hwfn(p_dev, i) {
    6624                 :          0 :                 struct ecore_hwfn *p_hwfn = &p_dev->hwfns[i];
    6625                 :            : 
    6626                 :          0 :                 __ecore_configure_vp_wfq_on_link_change(p_hwfn, p_ptt,
    6627                 :            :                                                         min_pf_rate);
    6628                 :            :         }
    6629                 :            : }
    6630                 :            : 
    6631                 :          0 : int __ecore_configure_pf_max_bandwidth(struct ecore_hwfn *p_hwfn,
    6632                 :            :                                        struct ecore_ptt *p_ptt,
    6633                 :            :                                        struct ecore_mcp_link_state *p_link,
    6634                 :            :                                        u8 max_bw)
    6635                 :            : {
    6636                 :            :         int rc = ECORE_SUCCESS;
    6637                 :            : 
    6638                 :          0 :         p_hwfn->mcp_info->func_info.bandwidth_max = max_bw;
    6639                 :            : 
    6640   [ #  #  #  # ]:          0 :         if (!p_link->line_speed && (max_bw != 100))
    6641                 :            :                 return rc;
    6642                 :            : 
    6643                 :          0 :         p_link->speed = (p_link->line_speed * max_bw) / 100;
    6644                 :          0 :         p_hwfn->qm_info.pf_rl = p_link->speed;
    6645                 :            : 
    6646                 :            :         /* Since the limiter also affects Tx-switched traffic, we don't want it
    6647                 :            :          * to limit such traffic in case there's no actual limit.
    6648                 :            :          * In that case, set limit to imaginary high boundary.
    6649                 :            :          */
    6650         [ #  # ]:          0 :         if (max_bw == 100)
    6651                 :          0 :                 p_hwfn->qm_info.pf_rl = 100000;
    6652                 :            : 
    6653                 :          0 :         rc = ecore_init_pf_rl(p_hwfn, p_ptt, p_hwfn->rel_pf_id,
    6654                 :            :                               p_hwfn->qm_info.pf_rl);
    6655                 :            : 
    6656         [ #  # ]:          0 :         DP_VERBOSE(p_hwfn, ECORE_MSG_LINK,
    6657                 :            :                    "Configured MAX bandwidth to be %08x Mb/sec\n",
    6658                 :            :                    p_link->speed);
    6659                 :            : 
    6660                 :            :         return rc;
    6661                 :            : }
    6662                 :            : 
    6663                 :            : /* Main API to configure PF max bandwidth where bw range is [1 - 100] */
    6664                 :          0 : int ecore_configure_pf_max_bandwidth(struct ecore_dev *p_dev, u8 max_bw)
    6665                 :            : {
    6666                 :            :         int i, rc = ECORE_INVAL;
    6667                 :            : 
    6668         [ #  # ]:          0 :         if (max_bw < 1 || max_bw > 100) {
    6669                 :          0 :                 DP_NOTICE(p_dev, false, "PF max bw valid range is [1-100]\n");
    6670                 :          0 :                 return rc;
    6671                 :            :         }
    6672                 :            : 
    6673         [ #  # ]:          0 :         for_each_hwfn(p_dev, i) {
    6674                 :          0 :                 struct ecore_hwfn *p_hwfn = &p_dev->hwfns[i];
    6675                 :            :                 struct ecore_hwfn *p_lead = ECORE_LEADING_HWFN(p_dev);
    6676                 :            :                 struct ecore_mcp_link_state *p_link;
    6677                 :            :                 struct ecore_ptt *p_ptt;
    6678                 :            : 
    6679                 :          0 :                 p_link = &p_lead->mcp_info->link_output;
    6680                 :            : 
    6681                 :          0 :                 p_ptt = ecore_ptt_acquire(p_hwfn);
    6682         [ #  # ]:          0 :                 if (!p_ptt)
    6683                 :            :                         return ECORE_TIMEOUT;
    6684                 :            : 
    6685                 :          0 :                 rc = __ecore_configure_pf_max_bandwidth(p_hwfn, p_ptt,
    6686                 :            :                                                         p_link, max_bw);
    6687                 :            : 
    6688                 :          0 :                 ecore_ptt_release(p_hwfn, p_ptt);
    6689                 :            : 
    6690         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS)
    6691                 :            :                         break;
    6692                 :            :         }
    6693                 :            : 
    6694                 :            :         return rc;
    6695                 :            : }
    6696                 :            : 
    6697                 :          0 : int __ecore_configure_pf_min_bandwidth(struct ecore_hwfn *p_hwfn,
    6698                 :            :                                        struct ecore_ptt *p_ptt,
    6699                 :            :                                        struct ecore_mcp_link_state *p_link,
    6700                 :            :                                        u8 min_bw)
    6701                 :            : {
    6702                 :            :         int rc = ECORE_SUCCESS;
    6703                 :            : 
    6704                 :          0 :         p_hwfn->mcp_info->func_info.bandwidth_min = min_bw;
    6705                 :          0 :         p_hwfn->qm_info.pf_wfq = min_bw;
    6706                 :            : 
    6707         [ #  # ]:          0 :         if (!p_link->line_speed)
    6708                 :            :                 return rc;
    6709                 :            : 
    6710                 :          0 :         p_link->min_pf_rate = (p_link->line_speed * min_bw) / 100;
    6711                 :            : 
    6712                 :          0 :         rc = ecore_init_pf_wfq(p_hwfn, p_ptt, p_hwfn->rel_pf_id, min_bw);
    6713                 :            : 
    6714         [ #  # ]:          0 :         DP_VERBOSE(p_hwfn, ECORE_MSG_LINK,
    6715                 :            :                    "Configured MIN bandwidth to be %d Mb/sec\n",
    6716                 :            :                    p_link->min_pf_rate);
    6717                 :            : 
    6718                 :            :         return rc;
    6719                 :            : }
    6720                 :            : 
    6721                 :            : /* Main API to configure PF min bandwidth where bw range is [1-100] */
    6722                 :          0 : int ecore_configure_pf_min_bandwidth(struct ecore_dev *p_dev, u8 min_bw)
    6723                 :            : {
    6724                 :            :         int i, rc = ECORE_INVAL;
    6725                 :            : 
    6726         [ #  # ]:          0 :         if (min_bw < 1 || min_bw > 100) {
    6727                 :          0 :                 DP_NOTICE(p_dev, false, "PF min bw valid range is [1-100]\n");
    6728                 :          0 :                 return rc;
    6729                 :            :         }
    6730                 :            : 
    6731         [ #  # ]:          0 :         for_each_hwfn(p_dev, i) {
    6732                 :          0 :                 struct ecore_hwfn *p_hwfn = &p_dev->hwfns[i];
    6733                 :            :                 struct ecore_hwfn *p_lead = ECORE_LEADING_HWFN(p_dev);
    6734                 :            :                 struct ecore_mcp_link_state *p_link;
    6735                 :            :                 struct ecore_ptt *p_ptt;
    6736                 :            : 
    6737                 :          0 :                 p_link = &p_lead->mcp_info->link_output;
    6738                 :            : 
    6739                 :          0 :                 p_ptt = ecore_ptt_acquire(p_hwfn);
    6740         [ #  # ]:          0 :                 if (!p_ptt)
    6741                 :            :                         return ECORE_TIMEOUT;
    6742                 :            : 
    6743                 :          0 :                 rc = __ecore_configure_pf_min_bandwidth(p_hwfn, p_ptt,
    6744                 :            :                                                         p_link, min_bw);
    6745         [ #  # ]:          0 :                 if (rc != ECORE_SUCCESS) {
    6746                 :          0 :                         ecore_ptt_release(p_hwfn, p_ptt);
    6747                 :          0 :                         return rc;
    6748                 :            :                 }
    6749                 :            : 
    6750         [ #  # ]:          0 :                 if (p_link->min_pf_rate) {
    6751                 :            :                         u32 min_rate = p_link->min_pf_rate;
    6752                 :            : 
    6753                 :          0 :                         rc = __ecore_configure_vp_wfq_on_link_change(p_hwfn,
    6754                 :            :                                                                      p_ptt,
    6755                 :            :                                                                      min_rate);
    6756                 :            :                 }
    6757                 :            : 
    6758                 :          0 :                 ecore_ptt_release(p_hwfn, p_ptt);
    6759                 :            :         }
    6760                 :            : 
    6761                 :            :         return rc;
    6762                 :            : }
    6763                 :            : 
    6764                 :          0 : void ecore_clean_wfq_db(struct ecore_hwfn *p_hwfn, struct ecore_ptt *p_ptt)
    6765                 :            : {
    6766                 :            :         struct ecore_mcp_link_state *p_link;
    6767                 :            : 
    6768                 :          0 :         p_link = &p_hwfn->mcp_info->link_output;
    6769                 :            : 
    6770         [ #  # ]:          0 :         if (p_link->min_pf_rate)
    6771                 :          0 :                 ecore_disable_wfq_for_all_vports(p_hwfn, p_ptt);
    6772                 :            : 
    6773                 :          0 :         OSAL_MEMSET(p_hwfn->qm_info.wfq_data, 0,
    6774                 :            :                     sizeof(*p_hwfn->qm_info.wfq_data) *
    6775                 :            :                     p_hwfn->qm_info.num_vports);
    6776                 :          0 : }
    6777                 :            : 
    6778                 :          0 : int ecore_device_num_engines(struct ecore_dev *p_dev)
    6779                 :            : {
    6780         [ #  # ]:          0 :         return ECORE_IS_BB(p_dev) ? 2 : 1;
    6781                 :            : }
    6782                 :            : 
    6783                 :          0 : int ecore_device_num_ports(struct ecore_dev *p_dev)
    6784                 :            : {
    6785                 :          0 :         return p_dev->num_ports;
    6786                 :            : }
    6787                 :            : 
    6788                 :          0 : void ecore_set_fw_mac_addr(__le16 *fw_msb,
    6789                 :            :                           __le16 *fw_mid,
    6790                 :            :                           __le16 *fw_lsb,
    6791                 :            :                           u8 *mac)
    6792                 :            : {
    6793                 :          0 :         ((u8 *)fw_msb)[0] = mac[1];
    6794                 :          0 :         ((u8 *)fw_msb)[1] = mac[0];
    6795                 :          0 :         ((u8 *)fw_mid)[0] = mac[3];
    6796                 :          0 :         ((u8 *)fw_mid)[1] = mac[2];
    6797                 :          0 :         ((u8 *)fw_lsb)[0] = mac[5];
    6798                 :          0 :         ((u8 *)fw_lsb)[1] = mac[4];
    6799                 :          0 : }
    6800                 :            : 
    6801                 :          0 : void ecore_set_platform_str(struct ecore_hwfn *p_hwfn,
    6802                 :            :                             char *buf_str, u32 buf_size)
    6803                 :            : {
    6804                 :            :         u32 len;
    6805                 :            : 
    6806                 :          0 :         OSAL_SNPRINTF(buf_str, buf_size, "Ecore %d.%d.%d.%d. ",
    6807                 :            :                       ECORE_MAJOR_VERSION, ECORE_MINOR_VERSION,
    6808                 :            :                       ECORE_REVISION_VERSION, ECORE_ENGINEERING_VERSION);
    6809                 :            : 
    6810                 :          0 :         len = OSAL_STRLEN(buf_str);
    6811                 :          0 :         OSAL_SET_PLATFORM_STR(p_hwfn, &buf_str[len], buf_size - len);
    6812                 :          0 : }
    6813                 :            : 
    6814                 :          0 : bool ecore_is_mf_fip_special(struct ecore_dev *p_dev)
    6815                 :            : {
    6816                 :          0 :         return !!OSAL_GET_BIT(ECORE_MF_FIP_SPECIAL, &p_dev->mf_bits);
    6817                 :            : }

Generated by: LCOV version 1.14