Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(c) 2015-2020 Beijing WangXun Technology Co., Ltd.
3 : : * Copyright(c) 2010-2017 Intel Corporation
4 : : */
5 : :
6 : : #ifndef _TXGBE_ETHDEV_H_
7 : : #define _TXGBE_ETHDEV_H_
8 : :
9 : : #include <stdint.h>
10 : :
11 : : #include "base/txgbe.h"
12 : : #include "txgbe_ptypes.h"
13 : : #ifdef RTE_LIB_SECURITY
14 : : #include "txgbe_ipsec.h"
15 : : #endif
16 : : #include <rte_flow.h>
17 : : #include <rte_flow_driver.h>
18 : : #include <rte_time.h>
19 : : #include <rte_ethdev.h>
20 : : #include <rte_ethdev_core.h>
21 : : #include <rte_hash.h>
22 : : #include <rte_hash_crc.h>
23 : : #include <bus_pci_driver.h>
24 : : #include <rte_tm_driver.h>
25 : :
26 : : /* need update link, bit flag */
27 : : #define TXGBE_FLAG_NEED_LINK_UPDATE (uint32_t)(1 << 0)
28 : : #define TXGBE_FLAG_MAILBOX (uint32_t)(1 << 1)
29 : : #define TXGBE_FLAG_PHY_INTERRUPT (uint32_t)(1 << 2)
30 : : #define TXGBE_FLAG_MACSEC (uint32_t)(1 << 3)
31 : : #define TXGBE_FLAG_NEED_LINK_CONFIG (uint32_t)(1 << 4)
32 : : #define TXGBE_FLAG_NEED_AN_CONFIG (uint32_t)(1 << 5)
33 : : #define TXGBE_FLAG_OVERHEAT (uint32_t)(1 << 6)
34 : :
35 : : /*
36 : : * Defines that were not part of txgbe_type.h as they are not used by the
37 : : * FreeBSD driver.
38 : : */
39 : : #define TXGBE_VFTA_SIZE 128
40 : : #define TXGBE_HKEY_MAX_INDEX 10
41 : : /*Default value of Max Rx Queue*/
42 : : #define TXGBE_MAX_RX_QUEUE_NUM 128
43 : : #define TXGBE_VMDQ_DCB_NB_QUEUES TXGBE_MAX_RX_QUEUE_NUM
44 : : #define TXGBE_NONE_MODE_TX_NB_QUEUES 64
45 : :
46 : : #ifndef NBBY
47 : : #define NBBY 8 /* number of bits in a byte */
48 : : #endif
49 : : #define TXGBE_HWSTRIP_BITMAP_SIZE \
50 : : (TXGBE_MAX_RX_QUEUE_NUM / (sizeof(uint32_t) * NBBY))
51 : :
52 : : #define TXGBE_QUEUE_ITR_INTERVAL_DEFAULT 500 /* 500us */
53 : :
54 : : #define TXGBE_MAX_QUEUE_NUM_PER_VF 8
55 : :
56 : : #define TXGBE_5TUPLE_MAX_PRI 7
57 : : #define TXGBE_5TUPLE_MIN_PRI 1
58 : :
59 : :
60 : : /* The overhead from MTU to max frame size. */
61 : : #define TXGBE_ETH_OVERHEAD (RTE_ETHER_HDR_LEN + RTE_ETHER_CRC_LEN)
62 : :
63 : : #define TXGBE_RSS_OFFLOAD_ALL ( \
64 : : RTE_ETH_RSS_IPV4 | \
65 : : RTE_ETH_RSS_NONFRAG_IPV4_TCP | \
66 : : RTE_ETH_RSS_NONFRAG_IPV4_UDP | \
67 : : RTE_ETH_RSS_IPV6 | \
68 : : RTE_ETH_RSS_NONFRAG_IPV6_TCP | \
69 : : RTE_ETH_RSS_NONFRAG_IPV6_UDP | \
70 : : RTE_ETH_RSS_IPV6_EX | \
71 : : RTE_ETH_RSS_IPV6_TCP_EX | \
72 : : RTE_ETH_RSS_IPV6_UDP_EX)
73 : :
74 : : #define TXGBE_MISC_VEC_ID RTE_INTR_VEC_ZERO_OFFSET
75 : : #define TXGBE_RX_VEC_START RTE_INTR_VEC_RXTX_OFFSET
76 : :
77 : : #define TXGBE_MAX_FDIR_FILTER_NUM (1024 * 32)
78 : : #define TXGBE_MAX_L2_TN_FILTER_NUM 128
79 : :
80 : : /*
81 : : * Information about the fdir mode.
82 : : */
83 : : struct txgbe_hw_fdir_mask {
84 : : uint16_t vlan_tci_mask;
85 : : uint32_t src_ipv4_mask;
86 : : uint32_t dst_ipv4_mask;
87 : : uint16_t src_ipv6_mask;
88 : : uint16_t dst_ipv6_mask;
89 : : uint16_t src_port_mask;
90 : : uint16_t dst_port_mask;
91 : : uint16_t flex_bytes_mask;
92 : : uint8_t mac_addr_byte_mask;
93 : : uint32_t tunnel_id_mask;
94 : : uint8_t tunnel_type_mask;
95 : : };
96 : :
97 : : struct txgbe_fdir_filter {
98 : : TAILQ_ENTRY(txgbe_fdir_filter) entries;
99 : : struct txgbe_atr_input input; /* key of fdir filter*/
100 : : uint32_t fdirflags; /* drop or forward */
101 : : uint32_t fdirhash; /* hash value for fdir */
102 : : uint8_t queue; /* assigned rx queue */
103 : : };
104 : :
105 : : /* list of fdir filters */
106 : : TAILQ_HEAD(txgbe_fdir_filter_list, txgbe_fdir_filter);
107 : :
108 : : struct txgbe_fdir_rule {
109 : : struct txgbe_hw_fdir_mask mask;
110 : : struct txgbe_atr_input input; /* key of fdir filter */
111 : : bool b_spec; /* If TRUE, input, fdirflags, queue have meaning. */
112 : : bool b_mask; /* If TRUE, mask has meaning. */
113 : : enum rte_fdir_mode mode; /* IP, MAC VLAN, Tunnel */
114 : : uint32_t fdirflags; /* drop or forward */
115 : : uint32_t soft_id; /* an unique value for this rule */
116 : : uint8_t queue; /* assigned rx queue */
117 : : uint8_t flex_bytes_offset;
118 : : };
119 : :
120 : : struct txgbe_hw_fdir_info {
121 : : struct txgbe_hw_fdir_mask mask;
122 : : uint8_t flex_bytes_offset;
123 : : uint16_t collision;
124 : : uint16_t free;
125 : : uint16_t maxhash;
126 : : uint8_t maxlen;
127 : : uint64_t add;
128 : : uint64_t remove;
129 : : uint64_t f_add;
130 : : uint64_t f_remove;
131 : : struct txgbe_fdir_filter_list fdir_list; /* filter list*/
132 : : /* store the pointers of the filters, index is the hash value. */
133 : : struct txgbe_fdir_filter **hash_map;
134 : : struct rte_hash *hash_handle; /* cuckoo hash handler */
135 : : bool mask_added; /* If already got mask from consistent filter */
136 : : };
137 : :
138 : : struct txgbe_rte_flow_rss_conf {
139 : : struct rte_flow_action_rss conf; /**< RSS parameters. */
140 : : uint8_t key[TXGBE_HKEY_MAX_INDEX * sizeof(uint32_t)]; /* Hash key. */
141 : : uint16_t queue[TXGBE_MAX_RX_QUEUE_NUM]; /**< Queues indices to use. */
142 : : };
143 : :
144 : : /* structure for interrupt relative data */
145 : : struct txgbe_interrupt {
146 : : uint32_t flags;
147 : : uint32_t mask_misc;
148 : : uint32_t mask_misc_orig; /* save mask during delayed handler */
149 : : uint64_t mask;
150 : : uint64_t mask_orig; /* save mask during delayed handler */
151 : : };
152 : :
153 : : #define TXGBE_NB_STAT_MAPPING 32
154 : : #define QSM_REG_NB_BITS_PER_QMAP_FIELD 8
155 : : #define NB_QMAP_FIELDS_PER_QSM_REG 4
156 : : #define QMAP_FIELD_RESERVED_BITS_MASK 0x0f
157 : : struct txgbe_stat_mappings {
158 : : uint32_t tqsm[TXGBE_NB_STAT_MAPPING];
159 : : uint32_t rqsm[TXGBE_NB_STAT_MAPPING];
160 : : };
161 : :
162 : : struct txgbe_vfta {
163 : : uint32_t vfta[TXGBE_VFTA_SIZE];
164 : : };
165 : :
166 : : struct txgbe_hwstrip {
167 : : uint32_t bitmap[TXGBE_HWSTRIP_BITMAP_SIZE];
168 : : };
169 : :
170 : : /*
171 : : * VF data which used by PF host only
172 : : */
173 : : #define TXGBE_MAX_VF_MC_ENTRIES 30
174 : :
175 : : struct txgbe_uta_info {
176 : : uint8_t uc_filter_type;
177 : : uint16_t uta_in_use;
178 : : uint32_t uta_shadow[TXGBE_MAX_UTA];
179 : : };
180 : :
181 : : struct txgbe_vf_info {
182 : : uint8_t vf_mac_addresses[RTE_ETHER_ADDR_LEN];
183 : : uint16_t vf_mc_hashes[TXGBE_MAX_VF_MC_ENTRIES];
184 : : uint16_t num_vf_mc_hashes;
185 : : bool clear_to_send;
186 : : uint16_t tx_rate[TXGBE_MAX_QUEUE_NUM_PER_VF];
187 : : uint16_t vlan_count;
188 : : uint8_t api_version;
189 : : uint16_t switch_domain_id;
190 : : uint16_t xcast_mode;
191 : : uint16_t mac_count;
192 : : };
193 : :
194 : : TAILQ_HEAD(txgbe_5tuple_filter_list, txgbe_5tuple_filter);
195 : :
196 : : struct txgbe_5tuple_filter_info {
197 : : uint32_t dst_ip;
198 : : uint32_t src_ip;
199 : : uint16_t dst_port;
200 : : uint16_t src_port;
201 : : enum txgbe_5tuple_protocol proto; /* l4 protocol. */
202 : : uint8_t priority; /* seven levels (001b-111b), 111b is highest,
203 : : * used when more than one filter matches.
204 : : */
205 : : uint8_t dst_ip_mask:1, /* if mask is 1b, do not compare dst ip. */
206 : : src_ip_mask:1, /* if mask is 1b, do not compare src ip. */
207 : : dst_port_mask:1, /* if mask is 1b, do not compare dst port. */
208 : : src_port_mask:1, /* if mask is 1b, do not compare src port. */
209 : : proto_mask:1; /* if mask is 1b, do not compare protocol. */
210 : : };
211 : :
212 : : /* 5tuple filter structure */
213 : : struct txgbe_5tuple_filter {
214 : : TAILQ_ENTRY(txgbe_5tuple_filter) entries;
215 : : uint16_t index; /* the index of 5tuple filter */
216 : : struct txgbe_5tuple_filter_info filter_info;
217 : : uint16_t queue; /* rx queue assigned to */
218 : : };
219 : :
220 : : #define TXGBE_5TUPLE_ARRAY_SIZE \
221 : : (RTE_ALIGN(TXGBE_MAX_FTQF_FILTERS, (sizeof(uint32_t) * NBBY)) / \
222 : : (sizeof(uint32_t) * NBBY))
223 : :
224 : : struct txgbe_ethertype_filter {
225 : : uint16_t ethertype;
226 : : uint32_t etqf;
227 : : uint32_t etqs;
228 : : /**
229 : : * If this filter is added by configuration,
230 : : * it should not be removed.
231 : : */
232 : : bool conf;
233 : : };
234 : :
235 : : /*
236 : : * Structure to store filters' info.
237 : : */
238 : : struct txgbe_filter_info {
239 : : uint8_t ethertype_mask; /* Bit mask for every used ethertype filter */
240 : : /* store used ethertype filters*/
241 : : struct txgbe_ethertype_filter ethertype_filters[TXGBE_ETF_ID_MAX];
242 : : /* Bit mask for every used 5tuple filter */
243 : : uint32_t fivetuple_mask[TXGBE_5TUPLE_ARRAY_SIZE];
244 : : struct txgbe_5tuple_filter_list fivetuple_list;
245 : : /* store the SYN filter info */
246 : : uint32_t syn_info;
247 : : /* store the rss filter info */
248 : : struct txgbe_rte_flow_rss_conf rss_info;
249 : : };
250 : :
251 : : struct txgbe_l2_tn_key {
252 : : enum rte_eth_tunnel_type l2_tn_type;
253 : : uint32_t tn_id;
254 : : };
255 : :
256 : : struct txgbe_l2_tn_filter {
257 : : TAILQ_ENTRY(txgbe_l2_tn_filter) entries;
258 : : struct txgbe_l2_tn_key key;
259 : : uint32_t pool;
260 : : };
261 : :
262 : : TAILQ_HEAD(txgbe_l2_tn_filter_list, txgbe_l2_tn_filter);
263 : :
264 : : struct txgbe_l2_tn_info {
265 : : struct txgbe_l2_tn_filter_list l2_tn_list;
266 : : struct txgbe_l2_tn_filter **hash_map;
267 : : struct rte_hash *hash_handle;
268 : : bool e_tag_en; /* e-tag enabled */
269 : : bool e_tag_fwd_en; /* e-tag based forwarding enabled */
270 : : uint16_t e_tag_ether_type; /* ether type for e-tag */
271 : : };
272 : :
273 : : struct rte_flow {
274 : : enum rte_filter_type filter_type;
275 : : void *rule;
276 : : };
277 : :
278 : : /* The configuration of bandwidth */
279 : : struct txgbe_bw_conf {
280 : : uint8_t tc_num; /* Number of TCs. */
281 : : };
282 : :
283 : : /* Struct to store Traffic Manager shaper profile. */
284 : : struct txgbe_tm_shaper_profile {
285 : : TAILQ_ENTRY(txgbe_tm_shaper_profile) node;
286 : : uint32_t shaper_profile_id;
287 : : uint32_t reference_count;
288 : : struct rte_tm_shaper_params profile;
289 : : };
290 : :
291 : : TAILQ_HEAD(txgbe_shaper_profile_list, txgbe_tm_shaper_profile);
292 : :
293 : : /* node type of Traffic Manager */
294 : : enum txgbe_tm_node_type {
295 : : TXGBE_TM_NODE_TYPE_PORT,
296 : : TXGBE_TM_NODE_TYPE_TC,
297 : : TXGBE_TM_NODE_TYPE_QUEUE,
298 : : TXGBE_TM_NODE_TYPE_MAX,
299 : : };
300 : :
301 : : /* Struct to store Traffic Manager node configuration. */
302 : : struct txgbe_tm_node {
303 : : TAILQ_ENTRY(txgbe_tm_node) node;
304 : : uint32_t id;
305 : : uint32_t priority;
306 : : uint32_t weight;
307 : : uint32_t reference_count;
308 : : uint16_t no;
309 : : struct txgbe_tm_node *parent;
310 : : struct txgbe_tm_shaper_profile *shaper_profile;
311 : : struct rte_tm_node_params params;
312 : : };
313 : :
314 : : TAILQ_HEAD(txgbe_tm_node_list, txgbe_tm_node);
315 : :
316 : : /* The configuration of Traffic Manager */
317 : : struct txgbe_tm_conf {
318 : : struct txgbe_shaper_profile_list shaper_profile_list;
319 : : struct txgbe_tm_node *root; /* root node - port */
320 : : struct txgbe_tm_node_list tc_list; /* node list for all the TCs */
321 : : struct txgbe_tm_node_list queue_list; /* node list for all the queues */
322 : : /**
323 : : * The number of added TC nodes.
324 : : * It should be no more than the TC number of this port.
325 : : */
326 : : uint32_t nb_tc_node;
327 : : /**
328 : : * The number of added queue nodes.
329 : : * It should be no more than the queue number of this port.
330 : : */
331 : : uint32_t nb_queue_node;
332 : : /**
333 : : * This flag is used to check if APP can change the TM node
334 : : * configuration.
335 : : * When it's true, means the configuration is applied to HW,
336 : : * APP should not change the configuration.
337 : : * As we don't support on-the-fly configuration, when starting
338 : : * the port, APP should call the hierarchy_commit API to set this
339 : : * flag to true. When stopping the port, this flag should be set
340 : : * to false.
341 : : */
342 : : bool committed;
343 : : };
344 : :
345 : : /*
346 : : * Structure to store private data for each driver instance (for each port).
347 : : */
348 : : struct txgbe_adapter {
349 : : struct txgbe_hw hw;
350 : : struct txgbe_hw_stats stats;
351 : : struct rte_eth_fdir_conf fdir_conf;
352 : : struct txgbe_hw_fdir_info fdir;
353 : : struct txgbe_interrupt intr;
354 : : struct txgbe_stat_mappings stat_mappings;
355 : : struct txgbe_vfta shadow_vfta;
356 : : struct txgbe_hwstrip hwstrip;
357 : : struct txgbe_dcb_config dcb_config;
358 : : struct txgbe_vf_info *vfdata;
359 : : struct txgbe_uta_info uta_info;
360 : : struct txgbe_filter_info filter;
361 : : struct txgbe_l2_tn_info l2_tn;
362 : : struct txgbe_bw_conf bw_conf;
363 : : #ifdef RTE_LIB_SECURITY
364 : : struct txgbe_ipsec ipsec;
365 : : #endif
366 : : bool rx_bulk_alloc_allowed;
367 : : struct rte_timecounter systime_tc;
368 : : struct rte_timecounter rx_tstamp_tc;
369 : : struct rte_timecounter tx_tstamp_tc;
370 : : struct txgbe_tm_conf tm_conf;
371 : :
372 : : /* For RSS reta table update */
373 : : uint8_t rss_reta_updated;
374 : :
375 : : uint32_t link_thread_running;
376 : : rte_thread_t link_thread_tid;
377 : : };
378 : :
379 : : #define TXGBE_DEV_ADAPTER(dev) \
380 : : ((struct txgbe_adapter *)(dev)->data->dev_private)
381 : :
382 : : #define TXGBE_DEV_FDIR_CONF(dev) (&TXGBE_DEV_ADAPTER(dev)->fdir_conf)
383 : :
384 : : #define TXGBE_DEV_HW(dev) \
385 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->hw)
386 : :
387 : : #define TXGBE_DEV_STATS(dev) \
388 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->stats)
389 : :
390 : : #define TXGBE_DEV_INTR(dev) \
391 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->intr)
392 : :
393 : : #define TXGBE_DEV_FDIR(dev) \
394 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->fdir)
395 : :
396 : : #define TXGBE_DEV_STAT_MAPPINGS(dev) \
397 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->stat_mappings)
398 : :
399 : : #define TXGBE_DEV_VFTA(dev) \
400 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->shadow_vfta)
401 : :
402 : : #define TXGBE_DEV_HWSTRIP(dev) \
403 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->hwstrip)
404 : :
405 : : #define TXGBE_DEV_DCB_CONFIG(dev) \
406 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->dcb_config)
407 : :
408 : : #define TXGBE_DEV_VFDATA(dev) \
409 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->vfdata)
410 : :
411 : : #define TXGBE_DEV_MR_INFO(dev) \
412 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->mr_data)
413 : :
414 : : #define TXGBE_DEV_UTA_INFO(dev) \
415 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->uta_info)
416 : :
417 : : #define TXGBE_DEV_FILTER(dev) \
418 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->filter)
419 : :
420 : : #define TXGBE_DEV_L2_TN(dev) \
421 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->l2_tn)
422 : :
423 : : #define TXGBE_DEV_BW_CONF(dev) \
424 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->bw_conf)
425 : :
426 : : #define TXGBE_DEV_TM_CONF(dev) \
427 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->tm_conf)
428 : :
429 : : #define TXGBE_DEV_IPSEC(dev) \
430 : : (&((struct txgbe_adapter *)(dev)->data->dev_private)->ipsec)
431 : :
432 : : /*
433 : : * RX/TX function prototypes
434 : : */
435 : : void txgbe_dev_clear_queues(struct rte_eth_dev *dev);
436 : :
437 : : void txgbe_dev_free_queues(struct rte_eth_dev *dev);
438 : :
439 : : void txgbe_dev_rx_queue_release(struct rte_eth_dev *dev, uint16_t qid);
440 : :
441 : : void txgbe_dev_tx_queue_release(struct rte_eth_dev *dev, uint16_t qid);
442 : :
443 : : int txgbe_dev_rx_queue_setup(struct rte_eth_dev *dev, uint16_t rx_queue_id,
444 : : uint16_t nb_rx_desc, unsigned int socket_id,
445 : : const struct rte_eth_rxconf *rx_conf,
446 : : struct rte_mempool *mb_pool);
447 : :
448 : : int txgbe_dev_tx_queue_setup(struct rte_eth_dev *dev, uint16_t tx_queue_id,
449 : : uint16_t nb_tx_desc, unsigned int socket_id,
450 : : const struct rte_eth_txconf *tx_conf);
451 : :
452 : : uint32_t txgbe_dev_rx_queue_count(void *rx_queue);
453 : :
454 : : int txgbe_dev_rx_descriptor_status(void *rx_queue, uint16_t offset);
455 : : int txgbe_dev_tx_descriptor_status(void *tx_queue, uint16_t offset);
456 : :
457 : : int txgbe_dev_rx_init(struct rte_eth_dev *dev);
458 : :
459 : : void txgbe_dev_tx_init(struct rte_eth_dev *dev);
460 : :
461 : : int txgbe_dev_rxtx_start(struct rte_eth_dev *dev);
462 : :
463 : : void txgbe_dev_save_rx_queue(struct txgbe_hw *hw, uint16_t rx_queue_id);
464 : : void txgbe_dev_store_rx_queue(struct txgbe_hw *hw, uint16_t rx_queue_id);
465 : : void txgbe_dev_save_tx_queue(struct txgbe_hw *hw, uint16_t tx_queue_id);
466 : : void txgbe_dev_store_tx_queue(struct txgbe_hw *hw, uint16_t tx_queue_id);
467 : :
468 : : int txgbe_dev_rx_queue_start(struct rte_eth_dev *dev, uint16_t rx_queue_id);
469 : :
470 : : int txgbe_dev_rx_queue_stop(struct rte_eth_dev *dev, uint16_t rx_queue_id);
471 : :
472 : : int txgbe_dev_tx_queue_start(struct rte_eth_dev *dev, uint16_t tx_queue_id);
473 : :
474 : : int txgbe_dev_tx_queue_stop(struct rte_eth_dev *dev, uint16_t tx_queue_id);
475 : :
476 : : void txgbe_rxq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
477 : : struct rte_eth_rxq_info *qinfo);
478 : :
479 : : void txgbe_txq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
480 : : struct rte_eth_txq_info *qinfo);
481 : :
482 : : int txgbevf_dev_rx_init(struct rte_eth_dev *dev);
483 : :
484 : : void txgbevf_dev_tx_init(struct rte_eth_dev *dev);
485 : :
486 : : void txgbevf_dev_rxtx_start(struct rte_eth_dev *dev);
487 : :
488 : : uint16_t txgbe_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts,
489 : : uint16_t nb_pkts);
490 : :
491 : : uint16_t txgbe_recv_pkts_bulk_alloc(void *rx_queue, struct rte_mbuf **rx_pkts,
492 : : uint16_t nb_pkts);
493 : :
494 : : uint16_t txgbe_recv_pkts_lro_single_alloc(void *rx_queue,
495 : : struct rte_mbuf **rx_pkts, uint16_t nb_pkts);
496 : : uint16_t txgbe_recv_pkts_lro_bulk_alloc(void *rx_queue,
497 : : struct rte_mbuf **rx_pkts, uint16_t nb_pkts);
498 : :
499 : : uint16_t txgbe_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
500 : : uint16_t nb_pkts);
501 : :
502 : : uint16_t txgbe_xmit_pkts_simple(void *tx_queue, struct rte_mbuf **tx_pkts,
503 : : uint16_t nb_pkts);
504 : :
505 : : uint16_t txgbe_prep_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
506 : : uint16_t nb_pkts);
507 : :
508 : : int txgbe_dev_rss_hash_update(struct rte_eth_dev *dev,
509 : : struct rte_eth_rss_conf *rss_conf);
510 : :
511 : : int txgbe_dev_rss_hash_conf_get(struct rte_eth_dev *dev,
512 : : struct rte_eth_rss_conf *rss_conf);
513 : :
514 : : bool txgbe_rss_update_sp(enum txgbe_mac_type mac_type);
515 : :
516 : : int txgbe_add_del_ntuple_filter(struct rte_eth_dev *dev,
517 : : struct rte_eth_ntuple_filter *filter,
518 : : bool add);
519 : : int txgbe_add_del_ethertype_filter(struct rte_eth_dev *dev,
520 : : struct rte_eth_ethertype_filter *filter,
521 : : bool add);
522 : : int txgbe_syn_filter_set(struct rte_eth_dev *dev,
523 : : struct rte_eth_syn_filter *filter,
524 : : bool add);
525 : :
526 : : /**
527 : : * l2 tunnel configuration.
528 : : */
529 : : struct txgbe_l2_tunnel_conf {
530 : : enum rte_eth_tunnel_type l2_tunnel_type;
531 : : uint16_t ether_type; /* ether type in l2 header */
532 : : uint32_t tunnel_id; /* port tag id for e-tag */
533 : : uint16_t vf_id; /* VF id for tag insertion */
534 : : uint32_t pool; /* destination pool for tag based forwarding */
535 : : };
536 : :
537 : : int
538 : : txgbe_dev_l2_tunnel_filter_add(struct rte_eth_dev *dev,
539 : : struct txgbe_l2_tunnel_conf *l2_tunnel,
540 : : bool restore);
541 : : int
542 : : txgbe_dev_l2_tunnel_filter_del(struct rte_eth_dev *dev,
543 : : struct txgbe_l2_tunnel_conf *l2_tunnel);
544 : : void txgbe_filterlist_init(void);
545 : : void txgbe_filterlist_flush(void);
546 : :
547 : : void txgbe_set_ivar_map(struct txgbe_hw *hw, int8_t direction,
548 : : uint8_t queue, uint8_t msix_vector);
549 : :
550 : : /*
551 : : * Flow director function prototypes
552 : : */
553 : : int txgbe_fdir_configure(struct rte_eth_dev *dev);
554 : : int txgbe_fdir_set_input_mask(struct rte_eth_dev *dev);
555 : : int txgbe_fdir_set_flexbytes_offset(struct rte_eth_dev *dev,
556 : : uint16_t offset);
557 : : int txgbe_fdir_filter_program(struct rte_eth_dev *dev,
558 : : struct txgbe_fdir_rule *rule,
559 : : bool del, bool update);
560 : :
561 : : void txgbe_configure_pb(struct rte_eth_dev *dev);
562 : : void txgbe_configure_port(struct rte_eth_dev *dev);
563 : : void txgbe_configure_dcb(struct rte_eth_dev *dev);
564 : :
565 : : int
566 : : txgbe_dev_link_update_share(struct rte_eth_dev *dev,
567 : : int wait_to_complete);
568 : : int
569 : : txgbe_dev_wait_setup_link_complete(struct rte_eth_dev *dev,
570 : : uint32_t timeout_ms);
571 : : int txgbe_pf_host_init(struct rte_eth_dev *eth_dev);
572 : :
573 : : void txgbe_pf_host_uninit(struct rte_eth_dev *eth_dev);
574 : :
575 : : void txgbe_pf_mbx_process(struct rte_eth_dev *eth_dev);
576 : :
577 : : int txgbe_pf_host_configure(struct rte_eth_dev *eth_dev);
578 : :
579 : : uint32_t txgbe_convert_vm_rx_mask_to_val(uint16_t rx_mask, uint32_t orig_val);
580 : :
581 : : void txgbe_fdir_filter_restore(struct rte_eth_dev *dev);
582 : : int txgbe_clear_all_fdir_filter(struct rte_eth_dev *dev);
583 : :
584 : : extern const struct rte_flow_ops txgbe_flow_ops;
585 : :
586 : : void txgbe_clear_all_ethertype_filter(struct rte_eth_dev *dev);
587 : : void txgbe_clear_all_ntuple_filter(struct rte_eth_dev *dev);
588 : : void txgbe_clear_syn_filter(struct rte_eth_dev *dev);
589 : : int txgbe_clear_all_l2_tn_filter(struct rte_eth_dev *dev);
590 : :
591 : : int txgbe_set_vf_rate_limit(struct rte_eth_dev *dev, uint16_t vf,
592 : : uint16_t tx_rate, uint64_t q_msk);
593 : : int txgbe_tm_ops_get(struct rte_eth_dev *dev, void *ops);
594 : : void txgbe_tm_conf_init(struct rte_eth_dev *dev);
595 : : void txgbe_tm_conf_uninit(struct rte_eth_dev *dev);
596 : : int txgbe_set_queue_rate_limit(struct rte_eth_dev *dev, uint16_t queue_idx,
597 : : uint32_t tx_rate);
598 : : int txgbe_rss_conf_init(struct txgbe_rte_flow_rss_conf *out,
599 : : const struct rte_flow_action_rss *in);
600 : : int txgbe_action_rss_same(const struct rte_flow_action_rss *comp,
601 : : const struct rte_flow_action_rss *with);
602 : : int txgbe_config_rss_filter(struct rte_eth_dev *dev,
603 : : struct txgbe_rte_flow_rss_conf *conf, bool add);
604 : :
605 : : static inline int
606 : : txgbe_ethertype_filter_lookup(struct txgbe_filter_info *filter_info,
607 : : uint16_t ethertype)
608 : : {
609 : : int i;
610 : :
611 [ # # ]: 0 : for (i = 0; i < TXGBE_ETF_ID_MAX; i++) {
612 [ # # ]: 0 : if (filter_info->ethertype_filters[i].ethertype == ethertype &&
613 [ # # ]: 0 : (filter_info->ethertype_mask & (1 << i)))
614 : : return i;
615 : : }
616 : : return -1;
617 : : }
618 : :
619 : : static inline int
620 : 0 : txgbe_ethertype_filter_insert(struct txgbe_filter_info *filter_info,
621 : : struct txgbe_ethertype_filter *ethertype_filter)
622 : : {
623 : : int i;
624 : :
625 [ # # ]: 0 : for (i = 0; i < TXGBE_ETF_ID_MAX; i++) {
626 [ # # ]: 0 : if (filter_info->ethertype_mask & (1 << i))
627 : : continue;
628 : :
629 : 0 : filter_info->ethertype_mask |= 1 << i;
630 : 0 : filter_info->ethertype_filters[i].ethertype =
631 : 0 : ethertype_filter->ethertype;
632 : 0 : filter_info->ethertype_filters[i].etqf =
633 : 0 : ethertype_filter->etqf;
634 : 0 : filter_info->ethertype_filters[i].etqs =
635 : 0 : ethertype_filter->etqs;
636 : 0 : filter_info->ethertype_filters[i].conf =
637 : 0 : ethertype_filter->conf;
638 : 0 : break;
639 : : }
640 [ # # ]: 0 : return (i < TXGBE_ETF_ID_MAX ? i : -1);
641 : : }
642 : :
643 : : static inline int
644 : : txgbe_ethertype_filter_remove(struct txgbe_filter_info *filter_info,
645 : : uint8_t idx)
646 : : {
647 [ # # ]: 0 : if (idx >= TXGBE_ETF_ID_MAX)
648 : : return -1;
649 : 0 : filter_info->ethertype_mask &= ~(1 << idx);
650 : 0 : filter_info->ethertype_filters[idx].ethertype = 0;
651 : 0 : filter_info->ethertype_filters[idx].etqf = 0;
652 : 0 : filter_info->ethertype_filters[idx].etqs = 0;
653 : : filter_info->ethertype_filters[idx].etqs = FALSE;
654 : : return idx;
655 : : }
656 : :
657 : : #ifdef RTE_LIB_SECURITY
658 : : int txgbe_ipsec_ctx_create(struct rte_eth_dev *dev);
659 : : #endif
660 : :
661 : : /* High threshold controlling when to start sending XOFF frames. */
662 : : #define TXGBE_FC_XOFF_HITH 128 /*KB*/
663 : : /* Low threshold controlling when to start sending XON frames. */
664 : : #define TXGBE_FC_XON_LOTH 64 /*KB*/
665 : :
666 : : /* Timer value included in XOFF frames. */
667 : : #define TXGBE_FC_PAUSE_TIME 0x680
668 : :
669 : : #define TXGBE_LINK_DOWN_CHECK_TIMEOUT 4000 /* ms */
670 : : #define TXGBE_LINK_UP_CHECK_TIMEOUT 1000 /* ms */
671 : : #define TXGBE_VMDQ_NUM_UC_MAC 4096 /* Maximum nb. of UC MAC addr. */
672 : :
673 : : /*
674 : : * Default values for RX/TX configuration
675 : : */
676 : : #define TXGBE_DEFAULT_RX_FREE_THRESH 32
677 : : #define TXGBE_DEFAULT_RX_PTHRESH 8
678 : : #define TXGBE_DEFAULT_RX_HTHRESH 8
679 : : #define TXGBE_DEFAULT_RX_WTHRESH 0
680 : :
681 : : #define TXGBE_DEFAULT_TX_FREE_THRESH 32
682 : : #define TXGBE_DEFAULT_TX_PTHRESH 32
683 : : #define TXGBE_DEFAULT_TX_HTHRESH 0
684 : : #define TXGBE_DEFAULT_TX_WTHRESH 0
685 : :
686 : : /* Additional timesync values. */
687 : : #define NSEC_PER_SEC 1000000000L
688 : : #define TXGBE_INCVAL_10GB 0xCCCCCC
689 : : #define TXGBE_INCVAL_1GB 0x800000
690 : : #define TXGBE_INCVAL_100 0xA00000
691 : : #define TXGBE_INCVAL_10 0xC7F380
692 : : #define TXGBE_INCVAL_FPGA 0x800000
693 : : #define TXGBE_INCVAL_SHIFT_10GB 20
694 : : #define TXGBE_INCVAL_SHIFT_1GB 18
695 : : #define TXGBE_INCVAL_SHIFT_100 15
696 : : #define TXGBE_INCVAL_SHIFT_10 12
697 : : #define TXGBE_INCVAL_SHIFT_FPGA 17
698 : :
699 : : #define TXGBE_CYCLECOUNTER_MASK 0xffffffffffffffffULL
700 : :
701 : : /* store statistics names and its offset in stats structure */
702 : : struct rte_txgbe_xstats_name_off {
703 : : char name[RTE_ETH_XSTATS_NAME_SIZE];
704 : : unsigned int offset;
705 : : };
706 : :
707 : : const uint32_t *txgbe_dev_supported_ptypes_get(struct rte_eth_dev *dev,
708 : : size_t *no_of_elements);
709 : : int txgbe_dev_set_mc_addr_list(struct rte_eth_dev *dev,
710 : : struct rte_ether_addr *mc_addr_set,
711 : : uint32_t nb_mc_addr);
712 : : int txgbe_dev_rss_reta_update(struct rte_eth_dev *dev,
713 : : struct rte_eth_rss_reta_entry64 *reta_conf,
714 : : uint16_t reta_size);
715 : : int txgbe_dev_rss_reta_query(struct rte_eth_dev *dev,
716 : : struct rte_eth_rss_reta_entry64 *reta_conf,
717 : : uint16_t reta_size);
718 : : void txgbe_dev_setup_link_alarm_handler(void *param);
719 : : void txgbe_read_stats_registers(struct txgbe_hw *hw,
720 : : struct txgbe_hw_stats *hw_stats);
721 : :
722 : : void txgbe_vlan_hw_filter_enable(struct rte_eth_dev *dev);
723 : : void txgbe_vlan_hw_filter_disable(struct rte_eth_dev *dev);
724 : : void txgbe_vlan_hw_strip_config(struct rte_eth_dev *dev);
725 : : void txgbe_vlan_hw_strip_bitmap_set(struct rte_eth_dev *dev,
726 : : uint16_t queue, bool on);
727 : : void txgbe_config_vlan_strip_on_all_queues(struct rte_eth_dev *dev,
728 : : int mask);
729 : :
730 : : #endif /* _TXGBE_ETHDEV_H_ */
|