Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(C) 2021 Marvell.
3 : : */
4 : :
5 : : #include "cn9k_worker.h"
6 : : #include "cnxk_eventdev.h"
7 : : #include "cnxk_worker.h"
8 : :
9 : : #include <rte_dmadev_pmd.h>
10 : :
11 : : #define CN9K_DUAL_WS_PAIR_ID(x, id) (((x)*CN9K_DUAL_WS_NB_WS) + id)
12 : :
13 : : #define CN9K_SET_EVDEV_DEQ_OP(dev, deq_op, deq_ops) \
14 : : deq_op = deq_ops[dev->rx_offloads & (NIX_RX_OFFLOAD_MAX - 1)]
15 : :
16 : : #define CN9K_SET_EVDEV_ENQ_OP(dev, enq_op, enq_ops) \
17 : : enq_op = enq_ops[dev->tx_offloads & (NIX_TX_OFFLOAD_MAX - 1)]
18 : :
19 : : static int
20 : 0 : cn9k_sso_hws_link(void *arg, void *port, uint16_t *map, uint16_t nb_link, uint8_t profile)
21 : : {
22 : : struct cnxk_sso_evdev *dev = arg;
23 : : struct cn9k_sso_hws_dual *dws;
24 : : struct cn9k_sso_hws *ws;
25 : : int rc;
26 : :
27 [ # # ]: 0 : if (dev->dual_ws) {
28 : : dws = port;
29 : 0 : rc = roc_sso_hws_link(&dev->sso, CN9K_DUAL_WS_PAIR_ID(dws->hws_id, 0), map, nb_link,
30 : : profile, 0);
31 : 0 : rc |= roc_sso_hws_link(&dev->sso, CN9K_DUAL_WS_PAIR_ID(dws->hws_id, 1), map,
32 : : nb_link, profile, 0);
33 : : } else {
34 : : ws = port;
35 : 0 : rc = roc_sso_hws_link(&dev->sso, ws->hws_id, map, nb_link, profile, 0);
36 : : }
37 : :
38 : 0 : return rc;
39 : : }
40 : :
41 : : static int
42 : 0 : cn9k_sso_hws_unlink(void *arg, void *port, uint16_t *map, uint16_t nb_link, uint8_t profile)
43 : : {
44 : : struct cnxk_sso_evdev *dev = arg;
45 : : struct cn9k_sso_hws_dual *dws;
46 : : struct cn9k_sso_hws *ws;
47 : : int rc;
48 : :
49 [ # # ]: 0 : if (dev->dual_ws) {
50 : : dws = port;
51 : 0 : rc = roc_sso_hws_unlink(&dev->sso, CN9K_DUAL_WS_PAIR_ID(dws->hws_id, 0), map,
52 : : nb_link, profile, 0);
53 : 0 : rc |= roc_sso_hws_unlink(&dev->sso, CN9K_DUAL_WS_PAIR_ID(dws->hws_id, 1), map,
54 : : nb_link, profile, 0);
55 : : } else {
56 : : ws = port;
57 : 0 : rc = roc_sso_hws_unlink(&dev->sso, ws->hws_id, map, nb_link, profile, 0);
58 : : }
59 : :
60 : 0 : return rc;
61 : : }
62 : :
63 : : static void
64 : 0 : cn9k_sso_hws_setup(void *arg, void *hws, uintptr_t grp_base)
65 : : {
66 : : struct cnxk_sso_evdev *dev = arg;
67 : : struct cn9k_sso_hws_dual *dws;
68 : : struct cn9k_sso_hws *ws;
69 : : uint64_t val;
70 : :
71 : : /* Set get_work tmo for HWS */
72 : 0 : val = NSEC2USEC(dev->deq_tmo_ns);
73 [ # # ]: 0 : val = val ? val - 1 : 0;
74 [ # # ]: 0 : if (dev->dual_ws) {
75 : : dws = hws;
76 : 0 : dws->grp_base = grp_base;
77 : 0 : dws->fc_mem = (uint64_t *)dev->fc_iova;
78 : 0 : dws->xaq_lmt = dev->xaq_lmt;
79 : :
80 : 0 : plt_write64(val, dws->base[0] + SSOW_LF_GWS_NW_TIM);
81 : 0 : plt_write64(val, dws->base[1] + SSOW_LF_GWS_NW_TIM);
82 : : } else {
83 : : ws = hws;
84 : 0 : ws->grp_base = grp_base;
85 : 0 : ws->fc_mem = (uint64_t *)dev->fc_iova;
86 : 0 : ws->xaq_lmt = dev->xaq_lmt;
87 : :
88 : 0 : plt_write64(val, ws->base + SSOW_LF_GWS_NW_TIM);
89 : : }
90 : 0 : }
91 : :
92 : : static void
93 : 0 : cn9k_sso_hws_release(void *arg, void *hws)
94 : : {
95 : : struct cnxk_sso_evdev *dev = arg;
96 : : struct cn9k_sso_hws_dual *dws;
97 : : struct cn9k_sso_hws *ws;
98 : : uint16_t i, k;
99 : :
100 [ # # ]: 0 : if (dev->dual_ws) {
101 : : dws = hws;
102 [ # # ]: 0 : for (i = 0; i < dev->nb_event_queues; i++) {
103 [ # # ]: 0 : for (k = 0; k < CNXK_SSO_MAX_PROFILES; k++) {
104 : 0 : roc_sso_hws_unlink(&dev->sso, CN9K_DUAL_WS_PAIR_ID(dws->hws_id, 0),
105 : : &i, 1, k, 0);
106 : 0 : roc_sso_hws_unlink(&dev->sso, CN9K_DUAL_WS_PAIR_ID(dws->hws_id, 1),
107 : : &i, 1, k, 0);
108 : : }
109 : : }
110 : : memset(dws, 0, sizeof(*dws));
111 : : } else {
112 : : ws = hws;
113 [ # # ]: 0 : for (i = 0; i < dev->nb_event_queues; i++)
114 [ # # ]: 0 : for (k = 0; k < CNXK_SSO_MAX_PROFILES; k++)
115 : 0 : roc_sso_hws_unlink(&dev->sso, ws->hws_id, &i, 1, k, 0);
116 : : memset(ws, 0, sizeof(*ws));
117 : : }
118 : 0 : }
119 : :
120 : : static int
121 [ # # ]: 0 : cn9k_sso_hws_flush_events(void *hws, uint8_t queue_id, uintptr_t base,
122 : : cnxk_handle_event_t fn, void *arg)
123 : : {
124 : : struct cnxk_sso_evdev *dev = cnxk_sso_pmd_priv(arg);
125 : : uint64_t retry = CNXK_SSO_FLUSH_RETRY_MAX;
126 : : struct cnxk_timesync_info **tstamp;
127 : : struct cn9k_sso_hws_dual *dws;
128 : : struct cn9k_sso_hws *ws;
129 : : uint64_t cq_ds_cnt = 1;
130 : : uint64_t aq_cnt = 1;
131 : : uint64_t ds_cnt = 1;
132 : : struct rte_event ev;
133 : : uintptr_t ws_base;
134 : : uint64_t val, req;
135 : : void *lookup_mem;
136 : :
137 [ # # ]: 0 : plt_write64(0, base + SSO_LF_GGRP_QCTL);
138 : :
139 : 0 : req = queue_id; /* GGRP ID */
140 : : req |= BIT_ULL(18); /* Grouped */
141 : 0 : req |= BIT_ULL(16); /* WAIT */
142 : :
143 [ # # ]: 0 : aq_cnt = plt_read64(base + SSO_LF_GGRP_AQ_CNT);
144 : 0 : ds_cnt = plt_read64(base + SSO_LF_GGRP_MISC_CNT);
145 : 0 : cq_ds_cnt = plt_read64(base + SSO_LF_GGRP_INT_CNT);
146 : 0 : cq_ds_cnt &= 0x3FFF3FFF0000;
147 : :
148 [ # # ]: 0 : if (dev->dual_ws) {
149 : : dws = hws;
150 : 0 : ws_base = dws->base[0];
151 : 0 : lookup_mem = dws->lookup_mem;
152 : 0 : tstamp = dws->tstamp;
153 : : } else {
154 : : ws = hws;
155 : 0 : ws_base = ws->base;
156 : 0 : lookup_mem = ws->lookup_mem;
157 : 0 : tstamp = ws->tstamp;
158 : : }
159 : :
160 [ # # ]: 0 : while (aq_cnt || cq_ds_cnt || ds_cnt) {
161 : 0 : plt_write64(req, ws_base + SSOW_LF_GWS_OP_GET_WORK0);
162 : 0 : cn9k_sso_hws_get_work_empty(ws_base, &ev, dev->rx_offloads,
163 : : lookup_mem, tstamp);
164 [ # # # # ]: 0 : if (fn != NULL && ev.u64 != 0)
165 : 0 : fn(arg, ev);
166 [ # # ]: 0 : if (ev.sched_type != SSO_TT_EMPTY)
167 : : cnxk_sso_hws_swtag_flush(ws_base);
168 [ # # ]: 0 : else if (retry-- == 0)
169 : : break;
170 : : do {
171 [ # # ]: 0 : val = plt_read64(ws_base + SSOW_LF_GWS_PENDSTATE);
172 [ # # ]: 0 : } while (val & BIT_ULL(56));
173 : : aq_cnt = plt_read64(base + SSO_LF_GGRP_AQ_CNT);
174 : : ds_cnt = plt_read64(base + SSO_LF_GGRP_MISC_CNT);
175 : : cq_ds_cnt = plt_read64(base + SSO_LF_GGRP_INT_CNT);
176 : : /* Extract cq and ds count */
177 : 0 : cq_ds_cnt &= 0x3FFF3FFF0000;
178 : : }
179 : :
180 [ # # ]: 0 : if (aq_cnt || cq_ds_cnt || ds_cnt)
181 : : return -EAGAIN;
182 : :
183 : 0 : plt_write64(0, ws_base + SSOW_LF_GWS_OP_GWC_INVAL);
184 : :
185 : 0 : return 0;
186 : : }
187 : :
188 : : static void
189 : 0 : cn9k_sso_hws_reset(void *arg, void *hws)
190 : : {
191 : : struct cnxk_sso_evdev *dev = arg;
192 : : struct cn9k_sso_hws_dual *dws;
193 : : struct cn9k_sso_hws *ws;
194 : : uint64_t pend_state;
195 : : uint8_t pend_tt;
196 : : uintptr_t base;
197 : : bool is_pend;
198 : : uint64_t tag;
199 : : uint8_t i;
200 : :
201 : : dws = hws;
202 : : ws = hws;
203 [ # # # # ]: 0 : for (i = 0; i < (dev->dual_ws ? CN9K_DUAL_WS_NB_WS : 1); i++) {
204 [ # # ]: 0 : base = dev->dual_ws ? dws->base[i] : ws->base;
205 : : is_pend = false;
206 : : /* Work in WQE0 is always consumed, unless its a SWTAG. */
207 [ # # ]: 0 : pend_state = plt_read64(base + SSOW_LF_GWS_PENDSTATE);
208 [ # # # # : 0 : if (pend_state & (BIT_ULL(63) | BIT_ULL(62) | BIT_ULL(54)) ||
# # ]
209 [ # # # # ]: 0 : (dev->dual_ws ? (dws->swtag_req && i == !dws->vws) :
210 [ # # ]: 0 : ws->swtag_req))
211 : : is_pend = true;
212 : : /* Wait till getwork/swtp/waitw/desched completes. */
213 : : do {
214 : : pend_state = plt_read64(base + SSOW_LF_GWS_PENDSTATE);
215 [ # # ]: 0 : } while (pend_state & (BIT_ULL(63) | BIT_ULL(62) | BIT_ULL(58) |
216 : : BIT_ULL(56)));
217 : :
218 [ # # ]: 0 : tag = plt_read64(base + SSOW_LF_GWS_TAG);
219 : 0 : pend_tt = (tag >> 32) & 0x3;
220 [ # # ]: 0 : if (is_pend && pend_tt != SSO_TT_EMPTY) { /* Work was pending */
221 [ # # ]: 0 : if (pend_tt == SSO_TT_ATOMIC ||
222 : : pend_tt == SSO_TT_ORDERED)
223 : : cnxk_sso_hws_swtag_untag(
224 : 0 : base + SSOW_LF_GWS_OP_SWTAG_UNTAG);
225 : 0 : plt_write64(0, base + SSOW_LF_GWS_OP_DESCHED);
226 [ # # ]: 0 : } else if (pend_tt != SSO_TT_EMPTY) {
227 : 0 : plt_write64(0, base + SSOW_LF_GWS_OP_SWTAG_FLUSH);
228 : : }
229 : :
230 : : /* Wait for desched to complete. */
231 : : do {
232 : : pend_state = plt_read64(base + SSOW_LF_GWS_PENDSTATE);
233 [ # # ]: 0 : } while (pend_state & (BIT_ULL(58) | BIT_ULL(56)));
234 : 0 : plt_write64(0, base + SSOW_LF_GWS_OP_GWC_INVAL);
235 : : }
236 [ # # ]: 0 : if (dev->dual_ws)
237 : 0 : dws->swtag_req = 0;
238 : : else
239 : 0 : ws->swtag_req = 0;
240 : 0 : }
241 : :
242 : : static int
243 : 0 : cn9k_sso_rsrc_init(void *arg, uint8_t hws, uint8_t hwgrp)
244 : : {
245 : : struct cnxk_tim_evdev *tim_dev = cnxk_tim_priv_get();
246 : : struct cnxk_sso_evdev *dev = arg;
247 : : uint16_t nb_tim_lfs;
248 : :
249 [ # # ]: 0 : if (dev->dual_ws)
250 : 0 : hws = hws * CN9K_DUAL_WS_NB_WS;
251 : :
252 [ # # ]: 0 : nb_tim_lfs = tim_dev ? tim_dev->nb_rings : 0;
253 : 0 : return roc_sso_rsrc_init(&dev->sso, hws, hwgrp, nb_tim_lfs);
254 : : }
255 : :
256 : : static int
257 [ # # ]: 0 : cn9k_sso_updt_tx_adptr_data(const struct rte_eventdev *event_dev)
258 : : {
259 : : struct cnxk_sso_evdev *dev = cnxk_sso_pmd_priv(event_dev);
260 : : int i;
261 : :
262 [ # # ]: 0 : if (dev->tx_adptr_data == NULL)
263 : : return 0;
264 : :
265 [ # # ]: 0 : for (i = 0; i < dev->nb_event_ports; i++) {
266 [ # # ]: 0 : if (dev->dual_ws) {
267 : 0 : struct cn9k_sso_hws_dual *dws =
268 : 0 : event_dev->data->ports[i];
269 : : void *ws_cookie;
270 : :
271 : : ws_cookie = cnxk_sso_hws_get_cookie(dws);
272 : 0 : ws_cookie = rte_realloc_socket(
273 : : ws_cookie,
274 : : sizeof(struct cnxk_sso_hws_cookie) +
275 : : sizeof(struct cn9k_sso_hws_dual) +
276 : 0 : dev->tx_adptr_data_sz,
277 : : RTE_CACHE_LINE_SIZE, SOCKET_ID_ANY);
278 [ # # ]: 0 : if (ws_cookie == NULL)
279 : : return -ENOMEM;
280 : 0 : dws = RTE_PTR_ADD(ws_cookie,
281 : : sizeof(struct cnxk_sso_hws_cookie));
282 : 0 : memcpy(&dws->tx_adptr_data, dev->tx_adptr_data,
283 : : dev->tx_adptr_data_sz);
284 : 0 : event_dev->data->ports[i] = dws;
285 : : } else {
286 : 0 : struct cn9k_sso_hws *ws = event_dev->data->ports[i];
287 : : void *ws_cookie;
288 : :
289 : : ws_cookie = cnxk_sso_hws_get_cookie(ws);
290 : 0 : ws_cookie = rte_realloc_socket(
291 : : ws_cookie,
292 : : sizeof(struct cnxk_sso_hws_cookie) +
293 : : sizeof(struct cn9k_sso_hws_dual) +
294 : 0 : dev->tx_adptr_data_sz,
295 : : RTE_CACHE_LINE_SIZE, SOCKET_ID_ANY);
296 [ # # ]: 0 : if (ws_cookie == NULL)
297 : : return -ENOMEM;
298 : 0 : ws = RTE_PTR_ADD(ws_cookie,
299 : : sizeof(struct cnxk_sso_hws_cookie));
300 : 0 : memcpy(&ws->tx_adptr_data, dev->tx_adptr_data,
301 : : dev->tx_adptr_data_sz);
302 : 0 : event_dev->data->ports[i] = ws;
303 : : }
304 : : }
305 : : rte_mb();
306 : :
307 : 0 : return 0;
308 : : }
309 : :
310 : : static void
311 : : cn9k_sso_fp_fns_set(struct rte_eventdev *event_dev)
312 : : {
313 : : #if defined(RTE_ARCH_ARM64)
314 : : struct cnxk_sso_evdev *dev = cnxk_sso_pmd_priv(event_dev);
315 : : /* Single WS modes */
316 : : const event_dequeue_t sso_hws_deq[NIX_RX_OFFLOAD_MAX] = {
317 : : #define R(name, flags)[flags] = cn9k_sso_hws_deq_##name,
318 : : NIX_RX_FASTPATH_MODES
319 : : #undef R
320 : : };
321 : :
322 : : const event_dequeue_burst_t sso_hws_deq_burst[NIX_RX_OFFLOAD_MAX] = {
323 : : #define R(name, flags)[flags] = cn9k_sso_hws_deq_burst_##name,
324 : : NIX_RX_FASTPATH_MODES
325 : : #undef R
326 : : };
327 : :
328 : : const event_dequeue_t sso_hws_deq_tmo[NIX_RX_OFFLOAD_MAX] = {
329 : : #define R(name, flags)[flags] = cn9k_sso_hws_deq_tmo_##name,
330 : : NIX_RX_FASTPATH_MODES
331 : : #undef R
332 : : };
333 : :
334 : : const event_dequeue_burst_t sso_hws_deq_tmo_burst[NIX_RX_OFFLOAD_MAX] = {
335 : : #define R(name, flags)[flags] = cn9k_sso_hws_deq_tmo_burst_##name,
336 : : NIX_RX_FASTPATH_MODES
337 : : #undef R
338 : : };
339 : :
340 : : const event_dequeue_t sso_hws_deq_seg[NIX_RX_OFFLOAD_MAX] = {
341 : : #define R(name, flags)[flags] = cn9k_sso_hws_deq_seg_##name,
342 : : NIX_RX_FASTPATH_MODES
343 : : #undef R
344 : : };
345 : :
346 : : const event_dequeue_burst_t sso_hws_deq_seg_burst[NIX_RX_OFFLOAD_MAX] = {
347 : : #define R(name, flags)[flags] = cn9k_sso_hws_deq_seg_burst_##name,
348 : : NIX_RX_FASTPATH_MODES
349 : : #undef R
350 : : };
351 : :
352 : : const event_dequeue_t sso_hws_deq_tmo_seg[NIX_RX_OFFLOAD_MAX] = {
353 : : #define R(name, flags)[flags] = cn9k_sso_hws_deq_tmo_seg_##name,
354 : : NIX_RX_FASTPATH_MODES
355 : : #undef R
356 : : };
357 : :
358 : : const event_dequeue_burst_t sso_hws_deq_tmo_seg_burst[NIX_RX_OFFLOAD_MAX] = {
359 : : #define R(name, flags)[flags] = cn9k_sso_hws_deq_tmo_seg_burst_##name,
360 : : NIX_RX_FASTPATH_MODES
361 : : #undef R
362 : : };
363 : :
364 : : /* Dual WS modes */
365 : : const event_dequeue_t sso_hws_dual_deq[NIX_RX_OFFLOAD_MAX] = {
366 : : #define R(name, flags)[flags] = cn9k_sso_hws_dual_deq_##name,
367 : : NIX_RX_FASTPATH_MODES
368 : : #undef R
369 : : };
370 : :
371 : : const event_dequeue_burst_t sso_hws_dual_deq_burst[NIX_RX_OFFLOAD_MAX] = {
372 : : #define R(name, flags)[flags] = cn9k_sso_hws_dual_deq_burst_##name,
373 : : NIX_RX_FASTPATH_MODES
374 : : #undef R
375 : : };
376 : :
377 : : const event_dequeue_t sso_hws_dual_deq_tmo[NIX_RX_OFFLOAD_MAX] = {
378 : : #define R(name, flags)[flags] = cn9k_sso_hws_dual_deq_tmo_##name,
379 : : NIX_RX_FASTPATH_MODES
380 : : #undef R
381 : : };
382 : :
383 : : const event_dequeue_burst_t sso_hws_dual_deq_tmo_burst[NIX_RX_OFFLOAD_MAX] = {
384 : : #define R(name, flags)[flags] = cn9k_sso_hws_dual_deq_tmo_burst_##name,
385 : : NIX_RX_FASTPATH_MODES
386 : : #undef R
387 : : };
388 : :
389 : : const event_dequeue_t sso_hws_dual_deq_seg[NIX_RX_OFFLOAD_MAX] = {
390 : : #define R(name, flags)[flags] = cn9k_sso_hws_dual_deq_seg_##name,
391 : : NIX_RX_FASTPATH_MODES
392 : : #undef R
393 : : };
394 : :
395 : : const event_dequeue_burst_t sso_hws_dual_deq_seg_burst[NIX_RX_OFFLOAD_MAX] = {
396 : : #define R(name, flags)[flags] = cn9k_sso_hws_dual_deq_seg_burst_##name,
397 : : NIX_RX_FASTPATH_MODES
398 : : #undef R
399 : : };
400 : :
401 : : const event_dequeue_t sso_hws_dual_deq_tmo_seg[NIX_RX_OFFLOAD_MAX] = {
402 : : #define R(name, flags)[flags] = cn9k_sso_hws_dual_deq_tmo_seg_##name,
403 : : NIX_RX_FASTPATH_MODES
404 : : #undef R
405 : : };
406 : :
407 : : const event_dequeue_burst_t sso_hws_dual_deq_tmo_seg_burst[NIX_RX_OFFLOAD_MAX] = {
408 : : #define R(name, flags)[flags] = cn9k_sso_hws_dual_deq_tmo_seg_burst_##name,
409 : : NIX_RX_FASTPATH_MODES
410 : : #undef R
411 : : };
412 : :
413 : : /* Tx modes */
414 : : const event_tx_adapter_enqueue_t sso_hws_tx_adptr_enq[NIX_TX_OFFLOAD_MAX] = {
415 : : #define T(name, sz, flags)[flags] = cn9k_sso_hws_tx_adptr_enq_##name,
416 : : NIX_TX_FASTPATH_MODES
417 : : #undef T
418 : : };
419 : :
420 : : const event_tx_adapter_enqueue_t sso_hws_tx_adptr_enq_seg[NIX_TX_OFFLOAD_MAX] = {
421 : : #define T(name, sz, flags)[flags] = cn9k_sso_hws_tx_adptr_enq_seg_##name,
422 : : NIX_TX_FASTPATH_MODES
423 : : #undef T
424 : : };
425 : :
426 : : const event_tx_adapter_enqueue_t sso_hws_dual_tx_adptr_enq[NIX_TX_OFFLOAD_MAX] = {
427 : : #define T(name, sz, flags)[flags] = cn9k_sso_hws_dual_tx_adptr_enq_##name,
428 : : NIX_TX_FASTPATH_MODES
429 : : #undef T
430 : : };
431 : :
432 : : const event_tx_adapter_enqueue_t sso_hws_dual_tx_adptr_enq_seg[NIX_TX_OFFLOAD_MAX] = {
433 : : #define T(name, sz, flags)[flags] = cn9k_sso_hws_dual_tx_adptr_enq_seg_##name,
434 : : NIX_TX_FASTPATH_MODES
435 : : #undef T
436 : : };
437 : :
438 : : event_dev->enqueue = cn9k_sso_hws_enq;
439 : : event_dev->enqueue_burst = cn9k_sso_hws_enq_burst;
440 : : event_dev->enqueue_new_burst = cn9k_sso_hws_enq_new_burst;
441 : : event_dev->enqueue_forward_burst = cn9k_sso_hws_enq_fwd_burst;
442 : : event_dev->profile_switch = cn9k_sso_hws_profile_switch;
443 : : if (dev->rx_offloads & NIX_RX_MULTI_SEG_F) {
444 : : CN9K_SET_EVDEV_DEQ_OP(dev, event_dev->dequeue, sso_hws_deq_seg);
445 : : CN9K_SET_EVDEV_DEQ_OP(dev, event_dev->dequeue_burst,
446 : : sso_hws_deq_seg_burst);
447 : : if (dev->is_timeout_deq) {
448 : : CN9K_SET_EVDEV_DEQ_OP(dev, event_dev->dequeue,
449 : : sso_hws_deq_tmo_seg);
450 : : CN9K_SET_EVDEV_DEQ_OP(dev, event_dev->dequeue_burst,
451 : : sso_hws_deq_tmo_seg_burst);
452 : : }
453 : : } else {
454 : : CN9K_SET_EVDEV_DEQ_OP(dev, event_dev->dequeue, sso_hws_deq);
455 : : CN9K_SET_EVDEV_DEQ_OP(dev, event_dev->dequeue_burst,
456 : : sso_hws_deq_burst);
457 : : if (dev->is_timeout_deq) {
458 : : CN9K_SET_EVDEV_DEQ_OP(dev, event_dev->dequeue,
459 : : sso_hws_deq_tmo);
460 : : CN9K_SET_EVDEV_DEQ_OP(dev, event_dev->dequeue_burst,
461 : : sso_hws_deq_tmo_burst);
462 : : }
463 : : }
464 : : event_dev->ca_enqueue = cn9k_sso_hws_ca_enq;
465 : : event_dev->dma_enqueue = cn9k_dma_adapter_enqueue;
466 : :
467 : : if (dev->tx_offloads & NIX_TX_MULTI_SEG_F)
468 : : CN9K_SET_EVDEV_ENQ_OP(dev, event_dev->txa_enqueue,
469 : : sso_hws_tx_adptr_enq_seg);
470 : : else
471 : : CN9K_SET_EVDEV_ENQ_OP(dev, event_dev->txa_enqueue,
472 : : sso_hws_tx_adptr_enq);
473 : :
474 : : if (dev->dual_ws) {
475 : : event_dev->enqueue = cn9k_sso_hws_dual_enq;
476 : : event_dev->enqueue_burst = cn9k_sso_hws_dual_enq_burst;
477 : : event_dev->enqueue_new_burst = cn9k_sso_hws_dual_enq_new_burst;
478 : : event_dev->enqueue_forward_burst =
479 : : cn9k_sso_hws_dual_enq_fwd_burst;
480 : : event_dev->ca_enqueue = cn9k_sso_hws_dual_ca_enq;
481 : : event_dev->dma_enqueue = cn9k_dma_adapter_dual_enqueue;
482 : : event_dev->profile_switch = cn9k_sso_hws_dual_profile_switch;
483 : :
484 : : if (dev->rx_offloads & NIX_RX_MULTI_SEG_F) {
485 : : CN9K_SET_EVDEV_DEQ_OP(dev, event_dev->dequeue,
486 : : sso_hws_dual_deq_seg);
487 : : CN9K_SET_EVDEV_DEQ_OP(dev, event_dev->dequeue_burst,
488 : : sso_hws_dual_deq_seg_burst);
489 : : if (dev->is_timeout_deq) {
490 : : CN9K_SET_EVDEV_DEQ_OP(dev, event_dev->dequeue,
491 : : sso_hws_dual_deq_tmo_seg);
492 : : CN9K_SET_EVDEV_DEQ_OP(
493 : : dev, event_dev->dequeue_burst,
494 : : sso_hws_dual_deq_tmo_seg_burst);
495 : : }
496 : : } else {
497 : : CN9K_SET_EVDEV_DEQ_OP(dev, event_dev->dequeue,
498 : : sso_hws_dual_deq);
499 : : CN9K_SET_EVDEV_DEQ_OP(dev, event_dev->dequeue_burst,
500 : : sso_hws_dual_deq_burst);
501 : : if (dev->is_timeout_deq) {
502 : : CN9K_SET_EVDEV_DEQ_OP(dev, event_dev->dequeue,
503 : : sso_hws_dual_deq_tmo);
504 : : CN9K_SET_EVDEV_DEQ_OP(
505 : : dev, event_dev->dequeue_burst,
506 : : sso_hws_dual_deq_tmo_burst);
507 : : }
508 : : }
509 : :
510 : : if (dev->tx_offloads & NIX_TX_MULTI_SEG_F)
511 : : CN9K_SET_EVDEV_ENQ_OP(dev, event_dev->txa_enqueue,
512 : : sso_hws_dual_tx_adptr_enq_seg);
513 : : else
514 : : CN9K_SET_EVDEV_ENQ_OP(dev, event_dev->txa_enqueue,
515 : : sso_hws_dual_tx_adptr_enq);
516 : : }
517 : :
518 : : event_dev->dma_enqueue = cn9k_dma_adapter_enqueue;
519 : :
520 : : event_dev->txa_enqueue_same_dest = event_dev->txa_enqueue;
521 : : rte_mb();
522 : : #else
523 : : RTE_SET_USED(event_dev);
524 : : #endif
525 : : }
526 : :
527 : : static void *
528 : 0 : cn9k_sso_init_hws_mem(void *arg, uint8_t port_id)
529 : : {
530 : : struct cnxk_sso_evdev *dev = arg;
531 : : struct cn9k_sso_hws_dual *dws;
532 : : struct cn9k_sso_hws *ws;
533 : : void *data;
534 : :
535 [ # # ]: 0 : if (dev->dual_ws) {
536 : 0 : dws = rte_zmalloc("cn9k_dual_ws",
537 : : sizeof(struct cn9k_sso_hws_dual) +
538 : : RTE_CACHE_LINE_SIZE,
539 : : RTE_CACHE_LINE_SIZE);
540 [ # # ]: 0 : if (dws == NULL) {
541 : 0 : plt_err("Failed to alloc memory for port=%d", port_id);
542 : 0 : return NULL;
543 : : }
544 : :
545 : 0 : dws = RTE_PTR_ADD(dws, sizeof(struct cnxk_sso_hws_cookie));
546 : 0 : dws->base[0] = roc_sso_hws_base_get(
547 : : &dev->sso, CN9K_DUAL_WS_PAIR_ID(port_id, 0));
548 : 0 : dws->base[1] = roc_sso_hws_base_get(
549 : 0 : &dev->sso, CN9K_DUAL_WS_PAIR_ID(port_id, 1));
550 : 0 : dws->hws_id = port_id;
551 : 0 : dws->swtag_req = 0;
552 : 0 : dws->vws = 0;
553 [ # # ]: 0 : if (dev->deq_tmo_ns)
554 : 0 : dws->gw_wdata = BIT_ULL(16);
555 : 0 : dws->gw_wdata |= 1;
556 : :
557 : : data = dws;
558 : : } else {
559 : : /* Allocate event port memory */
560 : 0 : ws = rte_zmalloc("cn9k_ws",
561 : : sizeof(struct cn9k_sso_hws) +
562 : : RTE_CACHE_LINE_SIZE,
563 : : RTE_CACHE_LINE_SIZE);
564 [ # # ]: 0 : if (ws == NULL) {
565 : 0 : plt_err("Failed to alloc memory for port=%d", port_id);
566 : 0 : return NULL;
567 : : }
568 : :
569 : : /* First cache line is reserved for cookie */
570 : 0 : ws = RTE_PTR_ADD(ws, sizeof(struct cnxk_sso_hws_cookie));
571 : 0 : ws->base = roc_sso_hws_base_get(&dev->sso, port_id);
572 : 0 : ws->hws_id = port_id;
573 : 0 : ws->swtag_req = 0;
574 [ # # ]: 0 : if (dev->deq_tmo_ns)
575 : 0 : ws->gw_wdata = BIT_ULL(16);
576 : 0 : ws->gw_wdata |= 1;
577 : :
578 : : data = ws;
579 : : }
580 : :
581 : : return data;
582 : : }
583 : :
584 : : static void
585 : 0 : cn9k_sso_info_get(struct rte_eventdev *event_dev,
586 : : struct rte_event_dev_info *dev_info)
587 : : {
588 : : struct cnxk_sso_evdev *dev = cnxk_sso_pmd_priv(event_dev);
589 : :
590 : 0 : dev_info->driver_name = RTE_STR(EVENTDEV_NAME_CN9K_PMD);
591 : 0 : cnxk_sso_info_get(dev, dev_info);
592 : 0 : }
593 : :
594 : : static int
595 : 0 : cn9k_sso_dev_configure(const struct rte_eventdev *event_dev)
596 : : {
597 : : struct cnxk_sso_evdev *dev = cnxk_sso_pmd_priv(event_dev);
598 : : int rc;
599 : :
600 : 0 : rc = cnxk_sso_dev_validate(event_dev, 1, 1);
601 [ # # ]: 0 : if (rc < 0) {
602 : 0 : plt_err("Invalid event device configuration");
603 : 0 : return -EINVAL;
604 : : }
605 : :
606 : 0 : rc = cn9k_sso_rsrc_init(dev, dev->nb_event_ports, dev->nb_event_queues);
607 [ # # ]: 0 : if (rc < 0) {
608 : 0 : plt_err("Failed to initialize SSO resources");
609 : 0 : return -ENODEV;
610 : : }
611 : :
612 : 0 : rc = cnxk_sso_xaq_allocate(dev);
613 [ # # ]: 0 : if (rc < 0)
614 : 0 : goto cnxk_rsrc_fini;
615 : :
616 : 0 : rc = cnxk_setup_event_ports(event_dev, cn9k_sso_init_hws_mem,
617 : : cn9k_sso_hws_setup);
618 [ # # ]: 0 : if (rc < 0)
619 : 0 : goto cnxk_rsrc_fini;
620 : :
621 : : /* Restore any prior port-queue mapping. */
622 : 0 : cnxk_sso_restore_links(event_dev, cn9k_sso_hws_link);
623 : :
624 : 0 : dev->configured = 1;
625 : : rte_mb();
626 : :
627 : 0 : return 0;
628 : 0 : cnxk_rsrc_fini:
629 : 0 : roc_sso_rsrc_fini(&dev->sso);
630 : 0 : dev->nb_event_ports = 0;
631 : 0 : return rc;
632 : : }
633 : :
634 : : static int
635 : 0 : cn9k_sso_port_setup(struct rte_eventdev *event_dev, uint8_t port_id,
636 : : const struct rte_event_port_conf *port_conf)
637 : : {
638 : :
639 : : RTE_SET_USED(port_conf);
640 : 0 : return cnxk_sso_port_setup(event_dev, port_id, cn9k_sso_hws_setup);
641 : : }
642 : :
643 : : static void
644 [ # # ]: 0 : cn9k_sso_port_release(void *port)
645 : : {
646 : : struct cnxk_sso_hws_cookie *gws_cookie = cnxk_sso_hws_get_cookie(port);
647 : : struct cnxk_sso_evdev *dev;
648 : :
649 [ # # ]: 0 : if (port == NULL)
650 : : return;
651 : :
652 [ # # ]: 0 : dev = cnxk_sso_pmd_priv(gws_cookie->event_dev);
653 [ # # ]: 0 : if (!gws_cookie->configured)
654 : 0 : goto free;
655 : :
656 : 0 : cn9k_sso_hws_release(dev, port);
657 : : memset(gws_cookie, 0, sizeof(*gws_cookie));
658 : 0 : free:
659 : 0 : rte_free(gws_cookie);
660 : : }
661 : :
662 : : static void
663 : 0 : cn9k_sso_port_quiesce(struct rte_eventdev *event_dev, void *port,
664 : : rte_eventdev_port_flush_t flush_cb, void *args)
665 : : {
666 : : struct cnxk_sso_evdev *dev = cnxk_sso_pmd_priv(event_dev);
667 : : struct cn9k_sso_hws_dual *dws;
668 : : struct cn9k_sso_hws *ws;
669 : : struct rte_event ev;
670 : : uintptr_t base;
671 : : uint64_t ptag;
672 : : bool is_pend;
673 : : uint8_t i;
674 : :
675 : : dws = port;
676 : : ws = port;
677 [ # # # # ]: 0 : for (i = 0; i < (dev->dual_ws ? CN9K_DUAL_WS_NB_WS : 1); i++) {
678 [ # # ]: 0 : base = dev->dual_ws ? dws->base[i] : ws->base;
679 : : is_pend = false;
680 : : /* Work in WQE0 is always consumed, unless its a SWTAG. */
681 [ # # ]: 0 : ptag = plt_read64(base + SSOW_LF_GWS_PENDSTATE);
682 [ # # # # : 0 : if (ptag & (BIT_ULL(63) | BIT_ULL(62) | BIT_ULL(54)) ||
# # ]
683 [ # # # # ]: 0 : (dev->dual_ws ? (dws->swtag_req && i == !dws->vws) :
684 [ # # ]: 0 : ws->swtag_req))
685 : : is_pend = true;
686 : : /* Wait till getwork/swtp/waitw/desched completes. */
687 : : do {
688 : : ptag = plt_read64(base + SSOW_LF_GWS_PENDSTATE);
689 [ # # ]: 0 : } while (ptag & (BIT_ULL(63) | BIT_ULL(62) | BIT_ULL(58) |
690 : : BIT_ULL(56)));
691 : :
692 [ # # # # ]: 0 : cn9k_sso_hws_get_work_empty(
693 : 0 : base, &ev, dev->rx_offloads,
694 : : dev->dual_ws ? dws->lookup_mem : ws->lookup_mem,
695 : : dev->dual_ws ? dws->tstamp : ws->tstamp);
696 [ # # # # ]: 0 : if (is_pend && ev.u64)
697 [ # # ]: 0 : if (flush_cb)
698 : 0 : flush_cb(event_dev->data->dev_id, ev, args);
699 : :
700 : 0 : ptag = (plt_read64(base + SSOW_LF_GWS_TAG) >> 32) & SSO_TT_EMPTY;
701 [ # # ]: 0 : if (ptag != SSO_TT_EMPTY)
702 : : cnxk_sso_hws_swtag_flush(base);
703 : :
704 : : do {
705 : : ptag = plt_read64(base + SSOW_LF_GWS_PENDSTATE);
706 [ # # ]: 0 : } while (ptag & BIT_ULL(56));
707 : :
708 : 0 : plt_write64(0, base + SSOW_LF_GWS_OP_GWC_INVAL);
709 : : }
710 : :
711 [ # # ]: 0 : if (dev->dual_ws)
712 : 0 : dws->swtag_req = 0;
713 : : else
714 : 0 : ws->swtag_req = 0;
715 : 0 : }
716 : :
717 : : static int
718 : 0 : cn9k_sso_port_link_profile(struct rte_eventdev *event_dev, void *port, const uint8_t queues[],
719 : : const uint8_t priorities[], uint16_t nb_links, uint8_t profile)
720 : 0 : {
721 : : struct cnxk_sso_evdev *dev = cnxk_sso_pmd_priv(event_dev);
722 : 0 : uint16_t hwgrp_ids[nb_links];
723 : : uint16_t link;
724 : :
725 : : RTE_SET_USED(priorities);
726 [ # # ]: 0 : for (link = 0; link < nb_links; link++)
727 : 0 : hwgrp_ids[link] = queues[link];
728 : 0 : nb_links = cn9k_sso_hws_link(dev, port, hwgrp_ids, nb_links, profile);
729 : :
730 : 0 : return (int)nb_links;
731 : : }
732 : :
733 : : static int
734 : 0 : cn9k_sso_port_unlink_profile(struct rte_eventdev *event_dev, void *port, uint8_t queues[],
735 : : uint16_t nb_unlinks, uint8_t profile)
736 : 0 : {
737 : : struct cnxk_sso_evdev *dev = cnxk_sso_pmd_priv(event_dev);
738 : 0 : uint16_t hwgrp_ids[nb_unlinks];
739 : : uint16_t unlink;
740 : :
741 [ # # ]: 0 : for (unlink = 0; unlink < nb_unlinks; unlink++)
742 : 0 : hwgrp_ids[unlink] = queues[unlink];
743 : 0 : nb_unlinks = cn9k_sso_hws_unlink(dev, port, hwgrp_ids, nb_unlinks, profile);
744 : :
745 : 0 : return (int)nb_unlinks;
746 : : }
747 : :
748 : : static int
749 : 0 : cn9k_sso_port_link(struct rte_eventdev *event_dev, void *port, const uint8_t queues[],
750 : : const uint8_t priorities[], uint16_t nb_links)
751 : : {
752 : 0 : return cn9k_sso_port_link_profile(event_dev, port, queues, priorities, nb_links, 0);
753 : : }
754 : :
755 : : static int
756 : 0 : cn9k_sso_port_unlink(struct rte_eventdev *event_dev, void *port, uint8_t queues[],
757 : : uint16_t nb_unlinks)
758 : : {
759 : 0 : return cn9k_sso_port_unlink_profile(event_dev, port, queues, nb_unlinks, 0);
760 : : }
761 : :
762 : : static int
763 : 0 : cn9k_sso_start(struct rte_eventdev *event_dev)
764 : : {
765 : : int rc;
766 : :
767 : 0 : rc = cn9k_sso_updt_tx_adptr_data(event_dev);
768 [ # # ]: 0 : if (rc < 0)
769 : : return rc;
770 : :
771 : 0 : rc = cnxk_sso_start(event_dev, cn9k_sso_hws_reset,
772 : : cn9k_sso_hws_flush_events);
773 : : if (rc < 0)
774 : : return rc;
775 : :
776 : : cn9k_sso_fp_fns_set(event_dev);
777 : :
778 : : return rc;
779 : : }
780 : :
781 : : static void
782 : 0 : cn9k_sso_stop(struct rte_eventdev *event_dev)
783 : : {
784 : 0 : cnxk_sso_stop(event_dev, cn9k_sso_hws_reset, cn9k_sso_hws_flush_events);
785 : 0 : }
786 : :
787 : : static int
788 : 0 : cn9k_sso_close(struct rte_eventdev *event_dev)
789 : : {
790 : 0 : return cnxk_sso_close(event_dev, cn9k_sso_hws_unlink);
791 : : }
792 : :
793 : : static int
794 : 0 : cn9k_sso_selftest(void)
795 : : {
796 : 0 : return cnxk_sso_selftest(RTE_STR(event_cn9k));
797 : : }
798 : :
799 : : static int
800 : 0 : cn9k_sso_rx_adapter_caps_get(const struct rte_eventdev *event_dev,
801 : : const struct rte_eth_dev *eth_dev, uint32_t *caps)
802 : : {
803 : : int rc;
804 : :
805 : : RTE_SET_USED(event_dev);
806 : 0 : rc = strncmp(eth_dev->device->driver->name, "net_cn9k", 9);
807 [ # # ]: 0 : if (rc)
808 : 0 : *caps = RTE_EVENT_ETH_RX_ADAPTER_SW_CAP;
809 : : else
810 : 0 : *caps = RTE_EVENT_ETH_RX_ADAPTER_CAP_INTERNAL_PORT |
811 : : RTE_EVENT_ETH_RX_ADAPTER_CAP_MULTI_EVENTQ |
812 : : RTE_EVENT_ETH_RX_ADAPTER_CAP_OVERRIDE_FLOW_ID;
813 : :
814 : 0 : return 0;
815 : : }
816 : :
817 : : static void
818 : 0 : cn9k_sso_set_priv_mem(const struct rte_eventdev *event_dev, void *lookup_mem)
819 : : {
820 : : struct cnxk_sso_evdev *dev = cnxk_sso_pmd_priv(event_dev);
821 : : int i;
822 : :
823 [ # # ]: 0 : for (i = 0; i < dev->nb_event_ports; i++) {
824 [ # # ]: 0 : if (dev->dual_ws) {
825 : 0 : struct cn9k_sso_hws_dual *dws =
826 : : event_dev->data->ports[i];
827 : 0 : dws->xaq_lmt = dev->xaq_lmt;
828 : 0 : dws->fc_mem = (uint64_t *)dev->fc_iova;
829 : 0 : dws->tstamp = dev->tstamp;
830 [ # # ]: 0 : if (lookup_mem)
831 : 0 : dws->lookup_mem = lookup_mem;
832 : : } else {
833 : 0 : struct cn9k_sso_hws *ws = event_dev->data->ports[i];
834 : 0 : ws->xaq_lmt = dev->xaq_lmt;
835 : 0 : ws->fc_mem = (uint64_t *)dev->fc_iova;
836 : 0 : ws->tstamp = dev->tstamp;
837 [ # # ]: 0 : if (lookup_mem)
838 : 0 : ws->lookup_mem = lookup_mem;
839 : : }
840 : : }
841 : 0 : }
842 : :
843 : : static int
844 : 0 : cn9k_sso_rx_adapter_queue_add(
845 : : const struct rte_eventdev *event_dev, const struct rte_eth_dev *eth_dev,
846 : : int32_t rx_queue_id,
847 : : const struct rte_event_eth_rx_adapter_queue_conf *queue_conf)
848 : : {
849 : : struct cn9k_eth_rxq *rxq;
850 : : void *lookup_mem;
851 : : int rc;
852 : :
853 : 0 : rc = strncmp(eth_dev->device->driver->name, "net_cn9k", 8);
854 [ # # ]: 0 : if (rc)
855 : : return -EINVAL;
856 : :
857 : 0 : rc = cnxk_sso_rx_adapter_queue_add(event_dev, eth_dev, rx_queue_id,
858 : : queue_conf);
859 [ # # ]: 0 : if (rc)
860 : : return -EINVAL;
861 : :
862 : 0 : rxq = eth_dev->data->rx_queues[0];
863 : 0 : lookup_mem = rxq->lookup_mem;
864 : 0 : cn9k_sso_set_priv_mem(event_dev, lookup_mem);
865 : : cn9k_sso_fp_fns_set((struct rte_eventdev *)(uintptr_t)event_dev);
866 : :
867 : 0 : return 0;
868 : : }
869 : :
870 : : static int
871 : 0 : cn9k_sso_rx_adapter_queue_del(const struct rte_eventdev *event_dev,
872 : : const struct rte_eth_dev *eth_dev,
873 : : int32_t rx_queue_id)
874 : : {
875 : : int rc;
876 : :
877 : 0 : rc = strncmp(eth_dev->device->driver->name, "net_cn9k", 8);
878 [ # # ]: 0 : if (rc)
879 : : return -EINVAL;
880 : :
881 : 0 : return cnxk_sso_rx_adapter_queue_del(event_dev, eth_dev, rx_queue_id);
882 : : }
883 : :
884 : : static int
885 : 0 : cn9k_sso_tx_adapter_caps_get(const struct rte_eventdev *dev,
886 : : const struct rte_eth_dev *eth_dev, uint32_t *caps)
887 : : {
888 : : int ret;
889 : :
890 : : RTE_SET_USED(dev);
891 : 0 : ret = strncmp(eth_dev->device->driver->name, "net_cn9k", 8);
892 [ # # ]: 0 : if (ret)
893 : 0 : *caps = 0;
894 : : else
895 : 0 : *caps = RTE_EVENT_ETH_TX_ADAPTER_CAP_INTERNAL_PORT;
896 : :
897 : 0 : return 0;
898 : : }
899 : :
900 : : static void
901 : 0 : cn9k_sso_txq_fc_update(const struct rte_eth_dev *eth_dev, int32_t tx_queue_id)
902 : : {
903 : 0 : struct cnxk_eth_dev *cnxk_eth_dev = eth_dev->data->dev_private;
904 : : struct cn9k_eth_txq *txq;
905 : : struct roc_nix_sq *sq;
906 : : int i;
907 : :
908 [ # # ]: 0 : if (tx_queue_id < 0) {
909 [ # # ]: 0 : for (i = 0; i < eth_dev->data->nb_tx_queues; i++)
910 : 0 : cn9k_sso_txq_fc_update(eth_dev, i);
911 : : } else {
912 : : uint16_t sqes_per_sqb;
913 : :
914 : 0 : sq = &cnxk_eth_dev->sqs[tx_queue_id];
915 : 0 : txq = eth_dev->data->tx_queues[tx_queue_id];
916 : 0 : sqes_per_sqb = 1U << txq->sqes_per_sqb_log2;
917 [ # # ]: 0 : if (cnxk_eth_dev->tx_offloads & RTE_ETH_TX_OFFLOAD_SECURITY)
918 : 0 : sq->nb_sqb_bufs_adj -= (cnxk_eth_dev->outb.nb_desc / sqes_per_sqb);
919 : 0 : txq->nb_sqb_bufs_adj = sq->nb_sqb_bufs_adj;
920 : : }
921 : 0 : }
922 : :
923 : : static int
924 : 0 : cn9k_sso_tx_adapter_queue_add(uint8_t id, const struct rte_eventdev *event_dev,
925 : : const struct rte_eth_dev *eth_dev,
926 : : int32_t tx_queue_id)
927 : : {
928 : 0 : struct cnxk_eth_dev *cnxk_eth_dev = eth_dev->data->dev_private;
929 : : struct cnxk_sso_evdev *dev = cnxk_sso_pmd_priv(event_dev);
930 : : uint64_t tx_offloads;
931 : : int rc;
932 : :
933 : : RTE_SET_USED(id);
934 : 0 : rc = cnxk_sso_tx_adapter_queue_add(event_dev, eth_dev, tx_queue_id);
935 [ # # ]: 0 : if (rc < 0)
936 : : return rc;
937 : :
938 : : /* Can't enable tstamp if all the ports don't have it enabled. */
939 : 0 : tx_offloads = cnxk_eth_dev->tx_offload_flags;
940 [ # # ]: 0 : if (dev->tx_adptr_configured) {
941 : 0 : uint8_t tstmp_req = !!(tx_offloads & NIX_TX_OFFLOAD_TSTAMP_F);
942 : : uint8_t tstmp_ena =
943 : 0 : !!(dev->tx_offloads & NIX_TX_OFFLOAD_TSTAMP_F);
944 : :
945 [ # # ]: 0 : if (tstmp_ena && !tstmp_req)
946 : 0 : dev->tx_offloads &= ~(NIX_TX_OFFLOAD_TSTAMP_F);
947 [ # # ]: 0 : else if (!tstmp_ena && tstmp_req)
948 : 0 : tx_offloads &= ~(NIX_TX_OFFLOAD_TSTAMP_F);
949 : : }
950 : :
951 : 0 : dev->tx_offloads |= tx_offloads;
952 : 0 : cn9k_sso_txq_fc_update(eth_dev, tx_queue_id);
953 : 0 : rc = cn9k_sso_updt_tx_adptr_data(event_dev);
954 [ # # ]: 0 : if (rc < 0)
955 : : return rc;
956 : : cn9k_sso_fp_fns_set((struct rte_eventdev *)(uintptr_t)event_dev);
957 : 0 : dev->tx_adptr_configured = 1;
958 : :
959 : 0 : return 0;
960 : : }
961 : :
962 : : static int
963 : 0 : cn9k_sso_tx_adapter_queue_del(uint8_t id, const struct rte_eventdev *event_dev,
964 : : const struct rte_eth_dev *eth_dev,
965 : : int32_t tx_queue_id)
966 : : {
967 : : int rc;
968 : :
969 : : RTE_SET_USED(id);
970 : 0 : rc = cnxk_sso_tx_adapter_queue_del(event_dev, eth_dev, tx_queue_id);
971 [ # # ]: 0 : if (rc < 0)
972 : : return rc;
973 : 0 : cn9k_sso_txq_fc_update(eth_dev, tx_queue_id);
974 : 0 : return cn9k_sso_updt_tx_adptr_data(event_dev);
975 : : }
976 : :
977 : : static int
978 : 0 : cn9k_crypto_adapter_caps_get(const struct rte_eventdev *event_dev, const struct rte_cryptodev *cdev,
979 : : uint32_t *caps)
980 : : {
981 [ # # ]: 0 : CNXK_VALID_DEV_OR_ERR_RET(event_dev->dev, "event_cn9k", ENOTSUP);
982 [ # # ]: 0 : CNXK_VALID_DEV_OR_ERR_RET(cdev->device, "crypto_cn9k", ENOTSUP);
983 : :
984 : 0 : *caps = RTE_EVENT_CRYPTO_ADAPTER_CAP_INTERNAL_PORT_OP_FWD |
985 : : RTE_EVENT_CRYPTO_ADAPTER_CAP_SESSION_PRIVATE_DATA;
986 : :
987 : 0 : return 0;
988 : : }
989 : :
990 : : static int
991 : 0 : cn9k_crypto_adapter_qp_add(const struct rte_eventdev *event_dev,
992 : : const struct rte_cryptodev *cdev,
993 : : int32_t queue_pair_id,
994 : : const struct rte_event_crypto_adapter_queue_conf *conf)
995 : : {
996 : : int ret;
997 : :
998 [ # # ]: 0 : CNXK_VALID_DEV_OR_ERR_RET(event_dev->dev, "event_cn9k", EINVAL);
999 [ # # ]: 0 : CNXK_VALID_DEV_OR_ERR_RET(cdev->device, "crypto_cn9k", EINVAL);
1000 : :
1001 : : cn9k_sso_fp_fns_set((struct rte_eventdev *)(uintptr_t)event_dev);
1002 : :
1003 : 0 : ret = cnxk_crypto_adapter_qp_add(event_dev, cdev, queue_pair_id, conf);
1004 : 0 : cn9k_sso_set_priv_mem(event_dev, NULL);
1005 : :
1006 : 0 : return ret;
1007 : : }
1008 : :
1009 : : static int
1010 : 0 : cn9k_crypto_adapter_qp_del(const struct rte_eventdev *event_dev, const struct rte_cryptodev *cdev,
1011 : : int32_t queue_pair_id)
1012 : : {
1013 [ # # ]: 0 : CNXK_VALID_DEV_OR_ERR_RET(event_dev->dev, "event_cn9k", EINVAL);
1014 [ # # ]: 0 : CNXK_VALID_DEV_OR_ERR_RET(cdev->device, "crypto_cn9k", EINVAL);
1015 : :
1016 : 0 : return cnxk_crypto_adapter_qp_del(cdev, queue_pair_id);
1017 : : }
1018 : :
1019 : : static int
1020 : 0 : cn9k_tim_caps_get(const struct rte_eventdev *evdev, uint64_t flags,
1021 : : uint32_t *caps, const struct event_timer_adapter_ops **ops)
1022 : : {
1023 : 0 : return cnxk_tim_caps_get(evdev, flags, caps, ops,
1024 : : cn9k_sso_set_priv_mem);
1025 : : }
1026 : :
1027 : : static int
1028 : 0 : cn9k_dma_adapter_caps_get(const struct rte_eventdev *event_dev,
1029 : : const int16_t dma_dev_id, uint32_t *caps)
1030 : : {
1031 : : struct rte_dma_dev *dma_dev;
1032 : : RTE_SET_USED(event_dev);
1033 : :
1034 : 0 : dma_dev = rte_dma_pmd_get_dev_by_id(dma_dev_id);
1035 [ # # ]: 0 : if (dma_dev == NULL)
1036 : : return -EINVAL;
1037 : :
1038 [ # # ]: 0 : CNXK_VALID_DEV_OR_ERR_RET(dma_dev->device, "cnxk_dmadev_pci_driver", EINVAL);
1039 : :
1040 : 0 : *caps = RTE_EVENT_DMA_ADAPTER_CAP_INTERNAL_PORT_OP_FWD;
1041 : :
1042 : 0 : return 0;
1043 : : }
1044 : :
1045 : : static int
1046 : 0 : cn9k_dma_adapter_vchan_add(const struct rte_eventdev *event_dev,
1047 : : const int16_t dma_dev_id, uint16_t vchan_id,
1048 : : const struct rte_event *event)
1049 : : {
1050 : : struct rte_dma_dev *dma_dev;
1051 : : int ret;
1052 : :
1053 : : RTE_SET_USED(event);
1054 : :
1055 : 0 : dma_dev = rte_dma_pmd_get_dev_by_id(dma_dev_id);
1056 [ # # ]: 0 : if (dma_dev == NULL)
1057 : : return -EINVAL;
1058 : :
1059 [ # # ]: 0 : CNXK_VALID_DEV_OR_ERR_RET(dma_dev->device, "cnxk_dmadev_pci_driver", EINVAL);
1060 : :
1061 : : cn9k_sso_fp_fns_set((struct rte_eventdev *)(uintptr_t)event_dev);
1062 : :
1063 : 0 : ret = cnxk_dma_adapter_vchan_add(event_dev, dma_dev_id, vchan_id);
1064 : 0 : cn9k_sso_set_priv_mem(event_dev, NULL);
1065 : :
1066 : 0 : return ret;
1067 : : }
1068 : :
1069 : : static int
1070 : 0 : cn9k_dma_adapter_vchan_del(const struct rte_eventdev *event_dev,
1071 : : const int16_t dma_dev_id, uint16_t vchan_id)
1072 : : {
1073 : : struct rte_dma_dev *dma_dev;
1074 : :
1075 : : RTE_SET_USED(event_dev);
1076 : :
1077 : 0 : dma_dev = rte_dma_pmd_get_dev_by_id(dma_dev_id);
1078 [ # # ]: 0 : if (dma_dev == NULL)
1079 : : return -EINVAL;
1080 : :
1081 [ # # ]: 0 : CNXK_VALID_DEV_OR_ERR_RET(dma_dev->device, "cnxk_dmadev_pci_driver", EINVAL);
1082 : :
1083 : 0 : return cnxk_dma_adapter_vchan_del(dma_dev_id, vchan_id);
1084 : : }
1085 : :
1086 : : static struct eventdev_ops cn9k_sso_dev_ops = {
1087 : : .dev_infos_get = cn9k_sso_info_get,
1088 : : .dev_configure = cn9k_sso_dev_configure,
1089 : :
1090 : : .queue_def_conf = cnxk_sso_queue_def_conf,
1091 : : .queue_setup = cnxk_sso_queue_setup,
1092 : : .queue_release = cnxk_sso_queue_release,
1093 : : .queue_attr_set = cnxk_sso_queue_attribute_set,
1094 : :
1095 : : .port_def_conf = cnxk_sso_port_def_conf,
1096 : : .port_setup = cn9k_sso_port_setup,
1097 : : .port_release = cn9k_sso_port_release,
1098 : : .port_quiesce = cn9k_sso_port_quiesce,
1099 : : .port_link = cn9k_sso_port_link,
1100 : : .port_unlink = cn9k_sso_port_unlink,
1101 : : .port_link_profile = cn9k_sso_port_link_profile,
1102 : : .port_unlink_profile = cn9k_sso_port_unlink_profile,
1103 : : .timeout_ticks = cnxk_sso_timeout_ticks,
1104 : :
1105 : : .eth_rx_adapter_caps_get = cn9k_sso_rx_adapter_caps_get,
1106 : : .eth_rx_adapter_queue_add = cn9k_sso_rx_adapter_queue_add,
1107 : : .eth_rx_adapter_queue_del = cn9k_sso_rx_adapter_queue_del,
1108 : : .eth_rx_adapter_start = cnxk_sso_rx_adapter_start,
1109 : : .eth_rx_adapter_stop = cnxk_sso_rx_adapter_stop,
1110 : :
1111 : : .eth_tx_adapter_caps_get = cn9k_sso_tx_adapter_caps_get,
1112 : : .eth_tx_adapter_queue_add = cn9k_sso_tx_adapter_queue_add,
1113 : : .eth_tx_adapter_queue_del = cn9k_sso_tx_adapter_queue_del,
1114 : : .eth_tx_adapter_start = cnxk_sso_tx_adapter_start,
1115 : : .eth_tx_adapter_stop = cnxk_sso_tx_adapter_stop,
1116 : : .eth_tx_adapter_free = cnxk_sso_tx_adapter_free,
1117 : :
1118 : : .timer_adapter_caps_get = cn9k_tim_caps_get,
1119 : :
1120 : : .crypto_adapter_caps_get = cn9k_crypto_adapter_caps_get,
1121 : : .crypto_adapter_queue_pair_add = cn9k_crypto_adapter_qp_add,
1122 : : .crypto_adapter_queue_pair_del = cn9k_crypto_adapter_qp_del,
1123 : :
1124 : : .dma_adapter_caps_get = cn9k_dma_adapter_caps_get,
1125 : : .dma_adapter_vchan_add = cn9k_dma_adapter_vchan_add,
1126 : : .dma_adapter_vchan_del = cn9k_dma_adapter_vchan_del,
1127 : :
1128 : : .xstats_get = cnxk_sso_xstats_get,
1129 : : .xstats_reset = cnxk_sso_xstats_reset,
1130 : : .xstats_get_names = cnxk_sso_xstats_get_names,
1131 : :
1132 : : .dump = cnxk_sso_dump,
1133 : : .dev_start = cn9k_sso_start,
1134 : : .dev_stop = cn9k_sso_stop,
1135 : : .dev_close = cn9k_sso_close,
1136 : : .dev_selftest = cn9k_sso_selftest,
1137 : : };
1138 : :
1139 : : static int
1140 : 0 : cn9k_sso_init(struct rte_eventdev *event_dev)
1141 : : {
1142 : : struct cnxk_sso_evdev *dev = cnxk_sso_pmd_priv(event_dev);
1143 : : int rc;
1144 : :
1145 : 0 : rc = roc_plt_init();
1146 [ # # ]: 0 : if (rc < 0) {
1147 : 0 : plt_err("Failed to initialize platform model");
1148 : 0 : return rc;
1149 : : }
1150 : :
1151 : 0 : event_dev->dev_ops = &cn9k_sso_dev_ops;
1152 : : /* For secondary processes, the primary has done all the work */
1153 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY) {
1154 : : cn9k_sso_fp_fns_set(event_dev);
1155 : : return 0;
1156 : : }
1157 : :
1158 : 0 : rc = cnxk_sso_init(event_dev);
1159 [ # # ]: 0 : if (rc < 0)
1160 : : return rc;
1161 : :
1162 : 0 : cn9k_sso_set_rsrc(cnxk_sso_pmd_priv(event_dev));
1163 [ # # # # ]: 0 : if (!dev->max_event_ports || !dev->max_event_queues) {
1164 : 0 : plt_err("Not enough eventdev resource queues=%d ports=%d",
1165 : : dev->max_event_queues, dev->max_event_ports);
1166 : 0 : cnxk_sso_fini(event_dev);
1167 : 0 : return -ENODEV;
1168 : : }
1169 : :
1170 : 0 : plt_sso_dbg("Initializing %s max_queues=%d max_ports=%d",
1171 : : event_dev->data->name, dev->max_event_queues,
1172 : : dev->max_event_ports);
1173 : :
1174 : 0 : return 0;
1175 : : }
1176 : :
1177 : : static int
1178 : 0 : cn9k_sso_probe(struct rte_pci_driver *pci_drv, struct rte_pci_device *pci_dev)
1179 : : {
1180 : 0 : return rte_event_pmd_pci_probe(
1181 : : pci_drv, pci_dev, sizeof(struct cnxk_sso_evdev), cn9k_sso_init);
1182 : : }
1183 : :
1184 : : static const struct rte_pci_id cn9k_pci_sso_map[] = {
1185 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KA, PCI_DEVID_CNXK_RVU_SSO_TIM_PF),
1186 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KB, PCI_DEVID_CNXK_RVU_SSO_TIM_PF),
1187 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KC, PCI_DEVID_CNXK_RVU_SSO_TIM_PF),
1188 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KD, PCI_DEVID_CNXK_RVU_SSO_TIM_PF),
1189 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KE, PCI_DEVID_CNXK_RVU_SSO_TIM_PF),
1190 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CNF9KA, PCI_DEVID_CNXK_RVU_SSO_TIM_PF),
1191 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KA, PCI_DEVID_CNXK_RVU_SSO_TIM_VF),
1192 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KB, PCI_DEVID_CNXK_RVU_SSO_TIM_VF),
1193 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KC, PCI_DEVID_CNXK_RVU_SSO_TIM_VF),
1194 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KD, PCI_DEVID_CNXK_RVU_SSO_TIM_VF),
1195 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN9KE, PCI_DEVID_CNXK_RVU_SSO_TIM_VF),
1196 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CNF9KA, PCI_DEVID_CNXK_RVU_SSO_TIM_VF),
1197 : : {
1198 : : .vendor_id = 0,
1199 : : },
1200 : : };
1201 : :
1202 : : static struct rte_pci_driver cn9k_pci_sso = {
1203 : : .id_table = cn9k_pci_sso_map,
1204 : : .drv_flags = RTE_PCI_DRV_NEED_MAPPING | RTE_PCI_DRV_NEED_IOVA_AS_VA,
1205 : : .probe = cn9k_sso_probe,
1206 : : .remove = cnxk_sso_remove,
1207 : : };
1208 : :
1209 : 238 : RTE_PMD_REGISTER_PCI(event_cn9k, cn9k_pci_sso);
1210 : : RTE_PMD_REGISTER_PCI_TABLE(event_cn9k, cn9k_pci_sso_map);
1211 : : RTE_PMD_REGISTER_KMOD_DEP(event_cn9k, "vfio-pci");
1212 : : RTE_PMD_REGISTER_PARAM_STRING(event_cn9k, CNXK_SSO_XAE_CNT "=<int>"
1213 : : CNXK_SSO_GGRP_QOS "=<string>"
1214 : : CNXK_SSO_FORCE_BP "=1"
1215 : : CN9K_SSO_SINGLE_WS "=1"
1216 : : CNXK_TIM_DISABLE_NPA "=1"
1217 : : CNXK_TIM_CHNK_SLOTS "=<int>"
1218 : : CNXK_TIM_RINGS_LMT "=<int>"
1219 : : CNXK_TIM_STATS_ENA "=1");
|