Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(c) 2018 Intel Corporation
3 : : */
4 : :
5 : : #include <rte_string_fns.h>
6 : : #include <ethdev_pci.h>
7 : :
8 : : #include <ctype.h>
9 : : #include <stdio.h>
10 : : #include <sys/types.h>
11 : : #include <sys/stat.h>
12 : : #include <unistd.h>
13 : :
14 : : #include <rte_tailq.h>
15 : : #include <rte_os_shim.h>
16 : :
17 : : #include "eal_firmware.h"
18 : :
19 : : #include "base/ice_sched.h"
20 : : #include "base/ice_flow.h"
21 : : #include "base/ice_dcb.h"
22 : : #include "base/ice_common.h"
23 : : #include "base/ice_ptp_hw.h"
24 : :
25 : : #include "ice_ethdev.h"
26 : : #include "ice_rxtx.h"
27 : : #include "ice_generic_flow.h"
28 : :
29 : : /* devargs */
30 : : #define ICE_SAFE_MODE_SUPPORT_ARG "safe-mode-support"
31 : : #define ICE_DEFAULT_MAC_DISABLE "default-mac-disable"
32 : : #define ICE_PROTO_XTR_ARG "proto_xtr"
33 : : #define ICE_FIELD_OFFS_ARG "field_offs"
34 : : #define ICE_FIELD_NAME_ARG "field_name"
35 : : #define ICE_HW_DEBUG_MASK_ARG "hw_debug_mask"
36 : : #define ICE_ONE_PPS_OUT_ARG "pps_out"
37 : : #define ICE_RX_LOW_LATENCY_ARG "rx_low_latency"
38 : : #define ICE_MBUF_CHECK_ARG "mbuf_check"
39 : :
40 : : #define ICE_CYCLECOUNTER_MASK 0xffffffffffffffffULL
41 : :
42 : : uint64_t ice_timestamp_dynflag;
43 : : int ice_timestamp_dynfield_offset = -1;
44 : :
45 : : static const char * const ice_valid_args[] = {
46 : : ICE_SAFE_MODE_SUPPORT_ARG,
47 : : ICE_PROTO_XTR_ARG,
48 : : ICE_FIELD_OFFS_ARG,
49 : : ICE_FIELD_NAME_ARG,
50 : : ICE_HW_DEBUG_MASK_ARG,
51 : : ICE_ONE_PPS_OUT_ARG,
52 : : ICE_RX_LOW_LATENCY_ARG,
53 : : ICE_DEFAULT_MAC_DISABLE,
54 : : ICE_MBUF_CHECK_ARG,
55 : : NULL
56 : : };
57 : :
58 : : #define PPS_OUT_DELAY_NS 1
59 : :
60 : : /* Maximum number of VSI */
61 : : #define ICE_MAX_NUM_VSIS (768UL)
62 : :
63 : : /* The 119 bit offset of the LAN Rx queue context is the L2TSEL control bit. */
64 : : #define ICE_L2TSEL_QRX_CONTEXT_REG_IDX 3
65 : : #define ICE_L2TSEL_BIT_OFFSET 23
66 : : enum ice_l2tsel {
67 : : ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG2_2ND,
68 : : ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG1,
69 : : };
70 : :
71 : : struct proto_xtr_ol_flag {
72 : : const struct rte_mbuf_dynflag param;
73 : : bool required;
74 : : };
75 : :
76 : : static bool ice_proto_xtr_hw_support[PROTO_XTR_MAX];
77 : :
78 : : static struct proto_xtr_ol_flag ice_proto_xtr_ol_flag_params[] = {
79 : : [PROTO_XTR_VLAN] = {
80 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_vlan" }},
81 : : [PROTO_XTR_IPV4] = {
82 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_ipv4" }},
83 : : [PROTO_XTR_IPV6] = {
84 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_ipv6" }},
85 : : [PROTO_XTR_IPV6_FLOW] = {
86 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_ipv6_flow" }},
87 : : [PROTO_XTR_TCP] = {
88 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_tcp" }},
89 : : [PROTO_XTR_IP_OFFSET] = {
90 : : .param = { .name = "intel_pmd_dynflag_proto_xtr_ip_offset" }}
91 : : };
92 : :
93 : : #define ICE_OS_DEFAULT_PKG_NAME "ICE OS Default Package"
94 : : #define ICE_COMMS_PKG_NAME "ICE COMMS Package"
95 : : #define ICE_MAX_RES_DESC_NUM 1024
96 : :
97 : : static int ice_dev_configure(struct rte_eth_dev *dev);
98 : : static int ice_dev_start(struct rte_eth_dev *dev);
99 : : static int ice_dev_stop(struct rte_eth_dev *dev);
100 : : static int ice_dev_close(struct rte_eth_dev *dev);
101 : : static int ice_dev_reset(struct rte_eth_dev *dev);
102 : : static int ice_dev_info_get(struct rte_eth_dev *dev,
103 : : struct rte_eth_dev_info *dev_info);
104 : : static int ice_phy_conf_link(struct ice_hw *hw,
105 : : u16 force_speed,
106 : : bool link_up);
107 : : static int ice_link_update(struct rte_eth_dev *dev,
108 : : int wait_to_complete);
109 : : static int ice_dev_set_link_up(struct rte_eth_dev *dev);
110 : : static int ice_dev_set_link_down(struct rte_eth_dev *dev);
111 : : static int ice_dev_led_on(struct rte_eth_dev *dev);
112 : : static int ice_dev_led_off(struct rte_eth_dev *dev);
113 : :
114 : : static int ice_mtu_set(struct rte_eth_dev *dev, uint16_t mtu);
115 : : static int ice_vlan_offload_set(struct rte_eth_dev *dev, int mask);
116 : : static int ice_rss_reta_update(struct rte_eth_dev *dev,
117 : : struct rte_eth_rss_reta_entry64 *reta_conf,
118 : : uint16_t reta_size);
119 : : static int ice_rss_reta_query(struct rte_eth_dev *dev,
120 : : struct rte_eth_rss_reta_entry64 *reta_conf,
121 : : uint16_t reta_size);
122 : : static int ice_rss_hash_update(struct rte_eth_dev *dev,
123 : : struct rte_eth_rss_conf *rss_conf);
124 : : static int ice_rss_hash_conf_get(struct rte_eth_dev *dev,
125 : : struct rte_eth_rss_conf *rss_conf);
126 : : static int ice_promisc_enable(struct rte_eth_dev *dev);
127 : : static int ice_promisc_disable(struct rte_eth_dev *dev);
128 : : static int ice_allmulti_enable(struct rte_eth_dev *dev);
129 : : static int ice_allmulti_disable(struct rte_eth_dev *dev);
130 : : static int ice_vlan_filter_set(struct rte_eth_dev *dev,
131 : : uint16_t vlan_id,
132 : : int on);
133 : : static int ice_macaddr_set(struct rte_eth_dev *dev,
134 : : struct rte_ether_addr *mac_addr);
135 : : static int ice_macaddr_add(struct rte_eth_dev *dev,
136 : : struct rte_ether_addr *mac_addr,
137 : : __rte_unused uint32_t index,
138 : : uint32_t pool);
139 : : static void ice_macaddr_remove(struct rte_eth_dev *dev, uint32_t index);
140 : : static int ice_rx_queue_intr_enable(struct rte_eth_dev *dev,
141 : : uint16_t queue_id);
142 : : static int ice_rx_queue_intr_disable(struct rte_eth_dev *dev,
143 : : uint16_t queue_id);
144 : : static int ice_fw_version_get(struct rte_eth_dev *dev, char *fw_version,
145 : : size_t fw_size);
146 : : static int ice_vlan_pvid_set(struct rte_eth_dev *dev,
147 : : uint16_t pvid, int on);
148 : : static int ice_vlan_tpid_set(struct rte_eth_dev *dev,
149 : : enum rte_vlan_type vlan_type,
150 : : uint16_t tpid);
151 : : static int ice_get_eeprom_length(struct rte_eth_dev *dev);
152 : : static int ice_get_eeprom(struct rte_eth_dev *dev,
153 : : struct rte_dev_eeprom_info *eeprom);
154 : : static int ice_get_module_info(struct rte_eth_dev *dev,
155 : : struct rte_eth_dev_module_info *modinfo);
156 : : static int ice_get_module_eeprom(struct rte_eth_dev *dev,
157 : : struct rte_dev_eeprom_info *info);
158 : : static int ice_stats_get(struct rte_eth_dev *dev,
159 : : struct rte_eth_stats *stats);
160 : : static int ice_stats_reset(struct rte_eth_dev *dev);
161 : : static int ice_xstats_get(struct rte_eth_dev *dev,
162 : : struct rte_eth_xstat *xstats, unsigned int n);
163 : : static int ice_xstats_get_names(struct rte_eth_dev *dev,
164 : : struct rte_eth_xstat_name *xstats_names,
165 : : unsigned int limit);
166 : : static int ice_dev_flow_ops_get(struct rte_eth_dev *dev,
167 : : const struct rte_flow_ops **ops);
168 : : static int ice_dev_udp_tunnel_port_add(struct rte_eth_dev *dev,
169 : : struct rte_eth_udp_tunnel *udp_tunnel);
170 : : static int ice_dev_udp_tunnel_port_del(struct rte_eth_dev *dev,
171 : : struct rte_eth_udp_tunnel *udp_tunnel);
172 : : static int ice_timesync_enable(struct rte_eth_dev *dev);
173 : : static int ice_timesync_read_rx_timestamp(struct rte_eth_dev *dev,
174 : : struct timespec *timestamp,
175 : : uint32_t flags);
176 : : static int ice_timesync_read_tx_timestamp(struct rte_eth_dev *dev,
177 : : struct timespec *timestamp);
178 : : static int ice_timesync_adjust_time(struct rte_eth_dev *dev, int64_t delta);
179 : : static int ice_timesync_read_time(struct rte_eth_dev *dev,
180 : : struct timespec *timestamp);
181 : : static int ice_timesync_write_time(struct rte_eth_dev *dev,
182 : : const struct timespec *timestamp);
183 : : static int ice_timesync_disable(struct rte_eth_dev *dev);
184 : : static const uint32_t *ice_buffer_split_supported_hdr_ptypes_get(struct rte_eth_dev *dev,
185 : : size_t *no_of_elements);
186 : :
187 : : static const struct rte_pci_id pci_id_ice_map[] = {
188 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_BACKPLANE) },
189 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_SFP) },
190 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_10G_BASE_T) },
191 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_1GBE) },
192 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823L_QSFP) },
193 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810C_BACKPLANE) },
194 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810C_QSFP) },
195 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810C_SFP) },
196 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810_XXV_BACKPLANE) },
197 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810_XXV_QSFP) },
198 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E810_XXV_SFP) },
199 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_BACKPLANE) },
200 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_QSFP) },
201 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_SFP) },
202 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_10G_BASE_T) },
203 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E823C_SGMII) },
204 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822_SI_DFLT) },
205 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_BACKPLANE) },
206 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_QSFP) },
207 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_SFP) },
208 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_10G_BASE_T) },
209 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822C_SGMII) },
210 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822L_BACKPLANE) },
211 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822L_SFP) },
212 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822L_10G_BASE_T) },
213 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E822L_SGMII) },
214 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E824S) },
215 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E825C_BACKPLANE) },
216 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E825C_QSFP) },
217 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E825C_SFP) },
218 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_C825X) },
219 : : { RTE_PCI_DEVICE(ICE_INTEL_VENDOR_ID, ICE_DEV_ID_E825C_SGMII) },
220 : : { .vendor_id = 0, /* sentinel */ },
221 : : };
222 : :
223 : : static int
224 : 0 : ice_tm_ops_get(struct rte_eth_dev *dev __rte_unused,
225 : : void *arg)
226 : : {
227 [ # # ]: 0 : if (!arg)
228 : : return -EINVAL;
229 : :
230 : 0 : *(const void **)arg = &ice_tm_ops;
231 : :
232 : 0 : return 0;
233 : : }
234 : :
235 : : static const struct eth_dev_ops ice_eth_dev_ops = {
236 : : .dev_configure = ice_dev_configure,
237 : : .dev_start = ice_dev_start,
238 : : .dev_stop = ice_dev_stop,
239 : : .dev_close = ice_dev_close,
240 : : .dev_reset = ice_dev_reset,
241 : : .dev_set_link_up = ice_dev_set_link_up,
242 : : .dev_set_link_down = ice_dev_set_link_down,
243 : : .dev_led_on = ice_dev_led_on,
244 : : .dev_led_off = ice_dev_led_off,
245 : : .rx_queue_start = ice_rx_queue_start,
246 : : .rx_queue_stop = ice_rx_queue_stop,
247 : : .tx_queue_start = ice_tx_queue_start,
248 : : .tx_queue_stop = ice_tx_queue_stop,
249 : : .rx_queue_setup = ice_rx_queue_setup,
250 : : .rx_queue_release = ice_dev_rx_queue_release,
251 : : .tx_queue_setup = ice_tx_queue_setup,
252 : : .tx_queue_release = ice_dev_tx_queue_release,
253 : : .dev_infos_get = ice_dev_info_get,
254 : : .dev_supported_ptypes_get = ice_dev_supported_ptypes_get,
255 : : .link_update = ice_link_update,
256 : : .mtu_set = ice_mtu_set,
257 : : .mac_addr_set = ice_macaddr_set,
258 : : .mac_addr_add = ice_macaddr_add,
259 : : .mac_addr_remove = ice_macaddr_remove,
260 : : .vlan_filter_set = ice_vlan_filter_set,
261 : : .vlan_offload_set = ice_vlan_offload_set,
262 : : .reta_update = ice_rss_reta_update,
263 : : .reta_query = ice_rss_reta_query,
264 : : .rss_hash_update = ice_rss_hash_update,
265 : : .rss_hash_conf_get = ice_rss_hash_conf_get,
266 : : .promiscuous_enable = ice_promisc_enable,
267 : : .promiscuous_disable = ice_promisc_disable,
268 : : .allmulticast_enable = ice_allmulti_enable,
269 : : .allmulticast_disable = ice_allmulti_disable,
270 : : .rx_queue_intr_enable = ice_rx_queue_intr_enable,
271 : : .rx_queue_intr_disable = ice_rx_queue_intr_disable,
272 : : .fw_version_get = ice_fw_version_get,
273 : : .vlan_pvid_set = ice_vlan_pvid_set,
274 : : .vlan_tpid_set = ice_vlan_tpid_set,
275 : : .rxq_info_get = ice_rxq_info_get,
276 : : .txq_info_get = ice_txq_info_get,
277 : : .rx_burst_mode_get = ice_rx_burst_mode_get,
278 : : .tx_burst_mode_get = ice_tx_burst_mode_get,
279 : : .get_eeprom_length = ice_get_eeprom_length,
280 : : .get_eeprom = ice_get_eeprom,
281 : : .get_module_info = ice_get_module_info,
282 : : .get_module_eeprom = ice_get_module_eeprom,
283 : : .stats_get = ice_stats_get,
284 : : .stats_reset = ice_stats_reset,
285 : : .xstats_get = ice_xstats_get,
286 : : .xstats_get_names = ice_xstats_get_names,
287 : : .xstats_reset = ice_stats_reset,
288 : : .flow_ops_get = ice_dev_flow_ops_get,
289 : : .udp_tunnel_port_add = ice_dev_udp_tunnel_port_add,
290 : : .udp_tunnel_port_del = ice_dev_udp_tunnel_port_del,
291 : : .tx_done_cleanup = ice_tx_done_cleanup,
292 : : .get_monitor_addr = ice_get_monitor_addr,
293 : : .timesync_enable = ice_timesync_enable,
294 : : .timesync_read_rx_timestamp = ice_timesync_read_rx_timestamp,
295 : : .timesync_read_tx_timestamp = ice_timesync_read_tx_timestamp,
296 : : .timesync_adjust_time = ice_timesync_adjust_time,
297 : : .timesync_read_time = ice_timesync_read_time,
298 : : .timesync_write_time = ice_timesync_write_time,
299 : : .timesync_disable = ice_timesync_disable,
300 : : .tm_ops_get = ice_tm_ops_get,
301 : : .buffer_split_supported_hdr_ptypes_get = ice_buffer_split_supported_hdr_ptypes_get,
302 : : };
303 : :
304 : : /* store statistics names and its offset in stats structure */
305 : : struct ice_xstats_name_off {
306 : : char name[RTE_ETH_XSTATS_NAME_SIZE];
307 : : unsigned int offset;
308 : : };
309 : :
310 : : static const struct ice_xstats_name_off ice_stats_strings[] = {
311 : : {"rx_unicast_packets", offsetof(struct ice_eth_stats, rx_unicast)},
312 : : {"rx_multicast_packets", offsetof(struct ice_eth_stats, rx_multicast)},
313 : : {"rx_broadcast_packets", offsetof(struct ice_eth_stats, rx_broadcast)},
314 : : {"rx_dropped_packets", offsetof(struct ice_eth_stats, rx_discards)},
315 : : {"rx_unknown_protocol_packets", offsetof(struct ice_eth_stats,
316 : : rx_unknown_protocol)},
317 : : {"tx_unicast_packets", offsetof(struct ice_eth_stats, tx_unicast)},
318 : : {"tx_multicast_packets", offsetof(struct ice_eth_stats, tx_multicast)},
319 : : {"tx_broadcast_packets", offsetof(struct ice_eth_stats, tx_broadcast)},
320 : : {"tx_dropped_packets", offsetof(struct ice_eth_stats, tx_discards)},
321 : : };
322 : :
323 : : #define ICE_NB_ETH_XSTATS (sizeof(ice_stats_strings) / \
324 : : sizeof(ice_stats_strings[0]))
325 : :
326 : : static const struct ice_xstats_name_off ice_mbuf_strings[] = {
327 : : {"tx_mbuf_error_packets", offsetof(struct ice_mbuf_stats, tx_pkt_errors)},
328 : : };
329 : :
330 : : #define ICE_NB_MBUF_XSTATS (sizeof(ice_mbuf_strings) / sizeof(ice_mbuf_strings[0]))
331 : :
332 : : static const struct ice_xstats_name_off ice_hw_port_strings[] = {
333 : : {"tx_link_down_dropped", offsetof(struct ice_hw_port_stats,
334 : : tx_dropped_link_down)},
335 : : {"rx_crc_errors", offsetof(struct ice_hw_port_stats, crc_errors)},
336 : : {"rx_illegal_byte_errors", offsetof(struct ice_hw_port_stats,
337 : : illegal_bytes)},
338 : : {"rx_error_bytes", offsetof(struct ice_hw_port_stats, error_bytes)},
339 : : {"mac_local_errors", offsetof(struct ice_hw_port_stats,
340 : : mac_local_faults)},
341 : : {"mac_remote_errors", offsetof(struct ice_hw_port_stats,
342 : : mac_remote_faults)},
343 : : {"rx_len_errors", offsetof(struct ice_hw_port_stats,
344 : : rx_len_errors)},
345 : : {"tx_xon_packets", offsetof(struct ice_hw_port_stats, link_xon_tx)},
346 : : {"rx_xon_packets", offsetof(struct ice_hw_port_stats, link_xon_rx)},
347 : : {"tx_xoff_packets", offsetof(struct ice_hw_port_stats, link_xoff_tx)},
348 : : {"rx_xoff_packets", offsetof(struct ice_hw_port_stats, link_xoff_rx)},
349 : : {"rx_size_64_packets", offsetof(struct ice_hw_port_stats, rx_size_64)},
350 : : {"rx_size_65_to_127_packets", offsetof(struct ice_hw_port_stats,
351 : : rx_size_127)},
352 : : {"rx_size_128_to_255_packets", offsetof(struct ice_hw_port_stats,
353 : : rx_size_255)},
354 : : {"rx_size_256_to_511_packets", offsetof(struct ice_hw_port_stats,
355 : : rx_size_511)},
356 : : {"rx_size_512_to_1023_packets", offsetof(struct ice_hw_port_stats,
357 : : rx_size_1023)},
358 : : {"rx_size_1024_to_1522_packets", offsetof(struct ice_hw_port_stats,
359 : : rx_size_1522)},
360 : : {"rx_size_1523_to_max_packets", offsetof(struct ice_hw_port_stats,
361 : : rx_size_big)},
362 : : {"rx_undersized_errors", offsetof(struct ice_hw_port_stats,
363 : : rx_undersize)},
364 : : {"rx_oversize_errors", offsetof(struct ice_hw_port_stats,
365 : : rx_oversize)},
366 : : {"rx_mac_short_pkt_dropped", offsetof(struct ice_hw_port_stats,
367 : : mac_short_pkt_dropped)},
368 : : {"rx_fragmented_errors", offsetof(struct ice_hw_port_stats,
369 : : rx_fragments)},
370 : : {"rx_jabber_errors", offsetof(struct ice_hw_port_stats, rx_jabber)},
371 : : {"tx_size_64_packets", offsetof(struct ice_hw_port_stats, tx_size_64)},
372 : : {"tx_size_65_to_127_packets", offsetof(struct ice_hw_port_stats,
373 : : tx_size_127)},
374 : : {"tx_size_128_to_255_packets", offsetof(struct ice_hw_port_stats,
375 : : tx_size_255)},
376 : : {"tx_size_256_to_511_packets", offsetof(struct ice_hw_port_stats,
377 : : tx_size_511)},
378 : : {"tx_size_512_to_1023_packets", offsetof(struct ice_hw_port_stats,
379 : : tx_size_1023)},
380 : : {"tx_size_1024_to_1522_packets", offsetof(struct ice_hw_port_stats,
381 : : tx_size_1522)},
382 : : {"tx_size_1523_to_max_packets", offsetof(struct ice_hw_port_stats,
383 : : tx_size_big)},
384 : : };
385 : :
386 : : #define ICE_NB_HW_PORT_XSTATS (sizeof(ice_hw_port_strings) / \
387 : : sizeof(ice_hw_port_strings[0]))
388 : :
389 : : static void
390 : : ice_init_controlq_parameter(struct ice_hw *hw)
391 : : {
392 : : /* fields for adminq */
393 : 0 : hw->adminq.num_rq_entries = ICE_ADMINQ_LEN;
394 : 0 : hw->adminq.num_sq_entries = ICE_ADMINQ_LEN;
395 : 0 : hw->adminq.rq_buf_size = ICE_ADMINQ_BUF_SZ;
396 : 0 : hw->adminq.sq_buf_size = ICE_ADMINQ_BUF_SZ;
397 : :
398 : : /* fields for mailboxq, DPDK used as PF host */
399 : 0 : hw->mailboxq.num_rq_entries = ICE_MAILBOXQ_LEN;
400 : 0 : hw->mailboxq.num_sq_entries = ICE_MAILBOXQ_LEN;
401 : 0 : hw->mailboxq.rq_buf_size = ICE_MAILBOXQ_BUF_SZ;
402 : 0 : hw->mailboxq.sq_buf_size = ICE_MAILBOXQ_BUF_SZ;
403 : :
404 : : /* fields for sideband queue */
405 : 0 : hw->sbq.num_rq_entries = ICE_SBQ_LEN;
406 : 0 : hw->sbq.num_sq_entries = ICE_SBQ_LEN;
407 : 0 : hw->sbq.rq_buf_size = ICE_SBQ_MAX_BUF_LEN;
408 : 0 : hw->sbq.sq_buf_size = ICE_SBQ_MAX_BUF_LEN;
409 : :
410 : : }
411 : :
412 : : static int
413 : 0 : lookup_proto_xtr_type(const char *xtr_name)
414 : : {
415 : : static struct {
416 : : const char *name;
417 : : enum proto_xtr_type type;
418 : : } xtr_type_map[] = {
419 : : { "vlan", PROTO_XTR_VLAN },
420 : : { "ipv4", PROTO_XTR_IPV4 },
421 : : { "ipv6", PROTO_XTR_IPV6 },
422 : : { "ipv6_flow", PROTO_XTR_IPV6_FLOW },
423 : : { "tcp", PROTO_XTR_TCP },
424 : : { "ip_offset", PROTO_XTR_IP_OFFSET },
425 : : };
426 : : uint32_t i;
427 : :
428 [ # # ]: 0 : for (i = 0; i < RTE_DIM(xtr_type_map); i++) {
429 [ # # ]: 0 : if (strcmp(xtr_name, xtr_type_map[i].name) == 0)
430 : 0 : return xtr_type_map[i].type;
431 : : }
432 : :
433 : : return -1;
434 : : }
435 : :
436 : : /*
437 : : * Parse elem, the elem could be single number/range or '(' ')' group
438 : : * 1) A single number elem, it's just a simple digit. e.g. 9
439 : : * 2) A single range elem, two digits with a '-' between. e.g. 2-6
440 : : * 3) A group elem, combines multiple 1) or 2) with '( )'. e.g (0,2-4,6)
441 : : * Within group elem, '-' used for a range separator;
442 : : * ',' used for a single number.
443 : : */
444 : : static int
445 : 0 : parse_queue_set(const char *input, int xtr_type, struct ice_devargs *devargs)
446 : : {
447 : : const char *str = input;
448 : 0 : char *end = NULL;
449 : : uint32_t min, max;
450 : : uint32_t idx;
451 : :
452 [ # # ]: 0 : while (isblank(*str))
453 : 0 : str++;
454 : :
455 [ # # # # ]: 0 : if (!isdigit(*str) && *str != '(')
456 : : return -1;
457 : :
458 : : /* process single number or single range of number */
459 [ # # ]: 0 : if (*str != '(') {
460 : 0 : errno = 0;
461 : 0 : idx = strtoul(str, &end, 10);
462 [ # # # # : 0 : if (errno || end == NULL || idx >= ICE_MAX_QUEUE_NUM)
# # ]
463 : : return -1;
464 : :
465 [ # # ]: 0 : while (isblank(*end))
466 : 0 : end++;
467 : :
468 : : min = idx;
469 : : max = idx;
470 : :
471 : : /* process single <number>-<number> */
472 [ # # ]: 0 : if (*end == '-') {
473 : 0 : end++;
474 [ # # ]: 0 : while (isblank(*end))
475 : 0 : end++;
476 [ # # ]: 0 : if (!isdigit(*end))
477 : : return -1;
478 : :
479 : 0 : errno = 0;
480 : 0 : idx = strtoul(end, &end, 10);
481 [ # # # # : 0 : if (errno || end == NULL || idx >= ICE_MAX_QUEUE_NUM)
# # ]
482 : : return -1;
483 : :
484 : : max = idx;
485 [ # # ]: 0 : while (isblank(*end))
486 : 0 : end++;
487 : : }
488 : :
489 [ # # ]: 0 : if (*end != ':')
490 : : return -1;
491 : :
492 : 0 : for (idx = RTE_MIN(min, max);
493 [ # # ]: 0 : idx <= RTE_MAX(min, max); idx++)
494 : 0 : devargs->proto_xtr[idx] = xtr_type;
495 : :
496 : : return 0;
497 : : }
498 : :
499 : : /* process set within bracket */
500 : 0 : str++;
501 [ # # ]: 0 : while (isblank(*str))
502 : 0 : str++;
503 [ # # ]: 0 : if (*str == '\0')
504 : : return -1;
505 : :
506 : : min = ICE_MAX_QUEUE_NUM;
507 : : do {
508 : : /* go ahead to the first digit */
509 [ # # ]: 0 : while (isblank(*str))
510 : 0 : str++;
511 [ # # ]: 0 : if (!isdigit(*str))
512 : : return -1;
513 : :
514 : : /* get the digit value */
515 : 0 : errno = 0;
516 : 0 : idx = strtoul(str, &end, 10);
517 [ # # # # : 0 : if (errno || end == NULL || idx >= ICE_MAX_QUEUE_NUM)
# # ]
518 : : return -1;
519 : :
520 : : /* go ahead to separator '-',',' and ')' */
521 [ # # ]: 0 : while (isblank(*end))
522 : 0 : end++;
523 [ # # ]: 0 : if (*end == '-') {
524 [ # # ]: 0 : if (min == ICE_MAX_QUEUE_NUM)
525 : : min = idx;
526 : : else /* avoid continuous '-' */
527 : : return -1;
528 [ # # ]: 0 : } else if (*end == ',' || *end == ')') {
529 : : max = idx;
530 [ # # ]: 0 : if (min == ICE_MAX_QUEUE_NUM)
531 : : min = idx;
532 : :
533 : 0 : for (idx = RTE_MIN(min, max);
534 [ # # ]: 0 : idx <= RTE_MAX(min, max); idx++)
535 : 0 : devargs->proto_xtr[idx] = xtr_type;
536 : :
537 : : min = ICE_MAX_QUEUE_NUM;
538 : : } else {
539 : : return -1;
540 : : }
541 : :
542 : 0 : str = end + 1;
543 [ # # ]: 0 : } while (*end != ')' && *end != '\0');
544 : :
545 : : return 0;
546 : : }
547 : :
548 : : static int
549 : 0 : parse_queue_proto_xtr(const char *queues, struct ice_devargs *devargs)
550 : : {
551 : : const char *queue_start;
552 : : uint32_t idx;
553 : : int xtr_type;
554 : : char xtr_name[32];
555 : :
556 [ # # ]: 0 : while (isblank(*queues))
557 : 0 : queues++;
558 : :
559 [ # # ]: 0 : if (*queues != '[') {
560 : 0 : xtr_type = lookup_proto_xtr_type(queues);
561 [ # # ]: 0 : if (xtr_type < 0)
562 : : return -1;
563 : :
564 : 0 : devargs->proto_xtr_dflt = xtr_type;
565 : :
566 : 0 : return 0;
567 : : }
568 : :
569 : 0 : queues++;
570 : : do {
571 [ # # ]: 0 : while (isblank(*queues))
572 : 0 : queues++;
573 [ # # ]: 0 : if (*queues == '\0')
574 : : return -1;
575 : :
576 : : queue_start = queues;
577 : :
578 : : /* go across a complete bracket */
579 [ # # ]: 0 : if (*queue_start == '(') {
580 : 0 : queues += strcspn(queues, ")");
581 [ # # ]: 0 : if (*queues != ')')
582 : : return -1;
583 : : }
584 : :
585 : : /* scan the separator ':' */
586 : 0 : queues += strcspn(queues, ":");
587 [ # # ]: 0 : if (*queues++ != ':')
588 : : return -1;
589 [ # # ]: 0 : while (isblank(*queues))
590 : 0 : queues++;
591 : :
592 : 0 : for (idx = 0; ; idx++) {
593 [ # # # # ]: 0 : if (isblank(queues[idx]) ||
594 [ # # ]: 0 : queues[idx] == ',' ||
595 [ # # ]: 0 : queues[idx] == ']' ||
596 : : queues[idx] == '\0')
597 : : break;
598 : :
599 [ # # ]: 0 : if (idx > sizeof(xtr_name) - 2)
600 : : return -1;
601 : :
602 : 0 : xtr_name[idx] = queues[idx];
603 : : }
604 : 0 : xtr_name[idx] = '\0';
605 : 0 : xtr_type = lookup_proto_xtr_type(xtr_name);
606 [ # # ]: 0 : if (xtr_type < 0)
607 : : return -1;
608 : :
609 : : queues += idx;
610 : :
611 [ # # # # : 0 : while (isblank(*queues) || *queues == ',' || *queues == ']')
# # ]
612 : 0 : queues++;
613 : :
614 [ # # ]: 0 : if (parse_queue_set(queue_start, xtr_type, devargs) < 0)
615 : : return -1;
616 [ # # ]: 0 : } while (*queues != '\0');
617 : :
618 : : return 0;
619 : : }
620 : :
621 : : static int
622 : 0 : handle_proto_xtr_arg(__rte_unused const char *key, const char *value,
623 : : void *extra_args)
624 : : {
625 : : struct ice_devargs *devargs = extra_args;
626 : :
627 [ # # ]: 0 : if (value == NULL || extra_args == NULL)
628 : : return -EINVAL;
629 : :
630 [ # # ]: 0 : if (parse_queue_proto_xtr(value, devargs) < 0) {
631 : 0 : PMD_DRV_LOG(ERR,
632 : : "The protocol extraction parameter is wrong : '%s'",
633 : : value);
634 : 0 : return -1;
635 : : }
636 : :
637 : : return 0;
638 : : }
639 : :
640 : : static int
641 : 0 : handle_field_offs_arg(__rte_unused const char *key, const char *value,
642 : : void *offs_args)
643 : : {
644 : : uint8_t *offset = offs_args;
645 : :
646 [ # # ]: 0 : if (value == NULL || offs_args == NULL)
647 : : return -EINVAL;
648 : :
649 [ # # ]: 0 : if (!isdigit(*value))
650 : : return -1;
651 : :
652 : 0 : *offset = atoi(value);
653 : :
654 : 0 : return 0;
655 : : }
656 : :
657 : : static int
658 : 0 : handle_field_name_arg(__rte_unused const char *key, const char *value,
659 : : void *name_args)
660 : : {
661 : : char *name = name_args;
662 : : int ret;
663 : :
664 [ # # ]: 0 : if (name == NULL || name_args == NULL)
665 : : return -EINVAL;
666 [ # # ]: 0 : if (isdigit(*value))
667 : : return -1;
668 : :
669 : : ret = strlcpy(name, value, RTE_MBUF_DYN_NAMESIZE);
670 [ # # ]: 0 : if (ret < 0 || ret >= RTE_MBUF_DYN_NAMESIZE) {
671 : 0 : PMD_DRV_LOG(ERR,
672 : : "The protocol extraction field name too long : '%s'",
673 : : name);
674 : 0 : return -1;
675 : : }
676 : : return 0;
677 : : }
678 : :
679 : : static void
680 : 0 : ice_check_proto_xtr_support(struct ice_hw *hw)
681 : : {
682 : : #define FLX_REG(val, fld, idx) \
683 : : (((val) & GLFLXP_RXDID_FLX_WRD_##idx##_##fld##_M) >> \
684 : : GLFLXP_RXDID_FLX_WRD_##idx##_##fld##_S)
685 : : static struct {
686 : : uint32_t rxdid;
687 : : uint8_t opcode;
688 : : uint8_t protid_0;
689 : : uint8_t protid_1;
690 : : } xtr_sets[] = {
691 : : [PROTO_XTR_VLAN] = { ICE_RXDID_COMMS_AUX_VLAN,
692 : : ICE_RX_OPC_EXTRACT,
693 : : ICE_PROT_EVLAN_O, ICE_PROT_VLAN_O},
694 : : [PROTO_XTR_IPV4] = { ICE_RXDID_COMMS_AUX_IPV4,
695 : : ICE_RX_OPC_EXTRACT,
696 : : ICE_PROT_IPV4_OF_OR_S,
697 : : ICE_PROT_IPV4_OF_OR_S },
698 : : [PROTO_XTR_IPV6] = { ICE_RXDID_COMMS_AUX_IPV6,
699 : : ICE_RX_OPC_EXTRACT,
700 : : ICE_PROT_IPV6_OF_OR_S,
701 : : ICE_PROT_IPV6_OF_OR_S },
702 : : [PROTO_XTR_IPV6_FLOW] = { ICE_RXDID_COMMS_AUX_IPV6_FLOW,
703 : : ICE_RX_OPC_EXTRACT,
704 : : ICE_PROT_IPV6_OF_OR_S,
705 : : ICE_PROT_IPV6_OF_OR_S },
706 : : [PROTO_XTR_TCP] = { ICE_RXDID_COMMS_AUX_TCP,
707 : : ICE_RX_OPC_EXTRACT,
708 : : ICE_PROT_TCP_IL, ICE_PROT_ID_INVAL },
709 : : [PROTO_XTR_IP_OFFSET] = { ICE_RXDID_COMMS_AUX_IP_OFFSET,
710 : : ICE_RX_OPC_PROTID,
711 : : ICE_PROT_IPV4_OF_OR_S,
712 : : ICE_PROT_IPV6_OF_OR_S },
713 : : };
714 : : uint32_t i;
715 : :
716 [ # # ]: 0 : for (i = 0; i < RTE_DIM(xtr_sets); i++) {
717 : 0 : uint32_t rxdid = xtr_sets[i].rxdid;
718 : : uint32_t v;
719 : :
720 [ # # ]: 0 : if (xtr_sets[i].protid_0 != ICE_PROT_ID_INVAL) {
721 : 0 : v = ICE_READ_REG(hw, GLFLXP_RXDID_FLX_WRD_4(rxdid));
722 : :
723 [ # # ]: 0 : if (FLX_REG(v, PROT_MDID, 4) == xtr_sets[i].protid_0 &&
724 [ # # ]: 0 : FLX_REG(v, RXDID_OPCODE, 4) == xtr_sets[i].opcode)
725 : 0 : ice_proto_xtr_hw_support[i] = true;
726 : : }
727 : :
728 [ # # ]: 0 : if (xtr_sets[i].protid_1 != ICE_PROT_ID_INVAL) {
729 : 0 : v = ICE_READ_REG(hw, GLFLXP_RXDID_FLX_WRD_5(rxdid));
730 : :
731 [ # # ]: 0 : if (FLX_REG(v, PROT_MDID, 5) == xtr_sets[i].protid_1 &&
732 [ # # ]: 0 : FLX_REG(v, RXDID_OPCODE, 5) == xtr_sets[i].opcode)
733 : 0 : ice_proto_xtr_hw_support[i] = true;
734 : : }
735 : : }
736 : 0 : }
737 : :
738 : : static int
739 : 0 : ice_res_pool_init(struct ice_res_pool_info *pool, uint32_t base,
740 : : uint32_t num)
741 : : {
742 : : struct pool_entry *entry;
743 : :
744 [ # # ]: 0 : if (!pool || !num)
745 : : return -EINVAL;
746 : :
747 : 0 : entry = rte_zmalloc(NULL, sizeof(*entry), 0);
748 [ # # ]: 0 : if (!entry) {
749 : 0 : PMD_INIT_LOG(ERR,
750 : : "Failed to allocate memory for resource pool");
751 : 0 : return -ENOMEM;
752 : : }
753 : :
754 : : /* queue heap initialize */
755 : 0 : pool->num_free = num;
756 : 0 : pool->num_alloc = 0;
757 : 0 : pool->base = base;
758 : 0 : LIST_INIT(&pool->alloc_list);
759 : : LIST_INIT(&pool->free_list);
760 : :
761 : : /* Initialize element */
762 : 0 : entry->base = 0;
763 : 0 : entry->len = num;
764 : :
765 : 0 : LIST_INSERT_HEAD(&pool->free_list, entry, next);
766 : 0 : return 0;
767 : : }
768 : :
769 : : static int
770 : 0 : ice_res_pool_alloc(struct ice_res_pool_info *pool,
771 : : uint16_t num)
772 : : {
773 : : struct pool_entry *entry, *valid_entry;
774 : :
775 [ # # ]: 0 : if (!pool || !num) {
776 : 0 : PMD_INIT_LOG(ERR, "Invalid parameter");
777 : 0 : return -EINVAL;
778 : : }
779 : :
780 [ # # ]: 0 : if (pool->num_free < num) {
781 : 0 : PMD_INIT_LOG(ERR, "No resource. ask:%u, available:%u",
782 : : num, pool->num_free);
783 : 0 : return -ENOMEM;
784 : : }
785 : :
786 : : valid_entry = NULL;
787 : : /* Lookup in free list and find most fit one */
788 [ # # ]: 0 : LIST_FOREACH(entry, &pool->free_list, next) {
789 [ # # ]: 0 : if (entry->len >= num) {
790 : : /* Find best one */
791 [ # # ]: 0 : if (entry->len == num) {
792 : : valid_entry = entry;
793 : : break;
794 : : }
795 [ # # ]: 0 : if (!valid_entry ||
796 [ # # ]: 0 : valid_entry->len > entry->len)
797 : : valid_entry = entry;
798 : : }
799 : : }
800 : :
801 : : /* Not find one to satisfy the request, return */
802 [ # # ]: 0 : if (!valid_entry) {
803 : 0 : PMD_INIT_LOG(ERR, "No valid entry found");
804 : 0 : return -ENOMEM;
805 : : }
806 : : /**
807 : : * The entry have equal queue number as requested,
808 : : * remove it from alloc_list.
809 : : */
810 [ # # ]: 0 : if (valid_entry->len == num) {
811 [ # # ]: 0 : LIST_REMOVE(valid_entry, next);
812 : : } else {
813 : : /**
814 : : * The entry have more numbers than requested,
815 : : * create a new entry for alloc_list and minus its
816 : : * queue base and number in free_list.
817 : : */
818 : 0 : entry = rte_zmalloc(NULL, sizeof(*entry), 0);
819 [ # # ]: 0 : if (!entry) {
820 : 0 : PMD_INIT_LOG(ERR,
821 : : "Failed to allocate memory for "
822 : : "resource pool");
823 : 0 : return -ENOMEM;
824 : : }
825 : 0 : entry->base = valid_entry->base;
826 : 0 : entry->len = num;
827 : 0 : valid_entry->base += num;
828 : 0 : valid_entry->len -= num;
829 : : valid_entry = entry;
830 : : }
831 : :
832 : : /* Insert it into alloc list, not sorted */
833 [ # # ]: 0 : LIST_INSERT_HEAD(&pool->alloc_list, valid_entry, next);
834 : :
835 : 0 : pool->num_free -= valid_entry->len;
836 : 0 : pool->num_alloc += valid_entry->len;
837 : :
838 : 0 : return valid_entry->base + pool->base;
839 : : }
840 : :
841 : : static void
842 : 0 : ice_res_pool_destroy(struct ice_res_pool_info *pool)
843 : : {
844 : : struct pool_entry *entry, *next_entry;
845 : :
846 [ # # ]: 0 : if (!pool)
847 : : return;
848 : :
849 : 0 : for (entry = LIST_FIRST(&pool->alloc_list);
850 [ # # ]: 0 : entry && (next_entry = LIST_NEXT(entry, next), 1);
851 : : entry = next_entry) {
852 [ # # ]: 0 : LIST_REMOVE(entry, next);
853 : 0 : rte_free(entry);
854 : : }
855 : :
856 : 0 : for (entry = LIST_FIRST(&pool->free_list);
857 [ # # ]: 0 : entry && (next_entry = LIST_NEXT(entry, next), 1);
858 : : entry = next_entry) {
859 [ # # ]: 0 : LIST_REMOVE(entry, next);
860 : 0 : rte_free(entry);
861 : : }
862 : :
863 : 0 : pool->num_free = 0;
864 : 0 : pool->num_alloc = 0;
865 : 0 : pool->base = 0;
866 : 0 : LIST_INIT(&pool->alloc_list);
867 : 0 : LIST_INIT(&pool->free_list);
868 : : }
869 : :
870 : : static void
871 : : ice_vsi_config_default_rss(struct ice_aqc_vsi_props *info)
872 : : {
873 : : /* Set VSI LUT selection */
874 : : info->q_opt_rss = ICE_AQ_VSI_Q_OPT_RSS_LUT_VSI &
875 : : ICE_AQ_VSI_Q_OPT_RSS_LUT_M;
876 : : /* Set Hash scheme */
877 : : info->q_opt_rss |= ICE_AQ_VSI_Q_OPT_RSS_TPLZ &
878 : : ICE_AQ_VSI_Q_OPT_RSS_HASH_M;
879 : : /* enable TC */
880 : 0 : info->q_opt_tc = ICE_AQ_VSI_Q_OPT_TC_OVR_M;
881 : : }
882 : :
883 : : static enum ice_status
884 : 0 : ice_vsi_config_tc_queue_mapping(struct ice_vsi *vsi,
885 : : struct ice_aqc_vsi_props *info,
886 : : uint8_t enabled_tcmap)
887 : : {
888 : : uint16_t fls, qp_idx;
889 : :
890 : : /* default tc 0 now. Multi-TC supporting need to be done later.
891 : : * Configure TC and queue mapping parameters, for enabled TC,
892 : : * allocate qpnum_per_tc queues to this traffic.
893 : : */
894 [ # # ]: 0 : if (enabled_tcmap != 0x01) {
895 : 0 : PMD_INIT_LOG(ERR, "only TC0 is supported");
896 : 0 : return -ENOTSUP;
897 : : }
898 : :
899 : : /* vector 0 is reserved and 1 vector for ctrl vsi */
900 [ # # ]: 0 : if (vsi->adapter->hw.func_caps.common_cap.num_msix_vectors < 2)
901 : 0 : vsi->nb_qps = 0;
902 : : else
903 : 0 : vsi->nb_qps = RTE_MIN
904 : : ((uint16_t)vsi->adapter->hw.func_caps.common_cap.num_msix_vectors - 2,
905 : : RTE_MIN(vsi->nb_qps, ICE_MAX_Q_PER_TC));
906 : :
907 : : /* nb_qps(hex) -> fls */
908 : : /* 0000 -> 0 */
909 : : /* 0001 -> 0 */
910 : : /* 0002 -> 1 */
911 : : /* 0003 ~ 0004 -> 2 */
912 : : /* 0005 ~ 0008 -> 3 */
913 : : /* 0009 ~ 0010 -> 4 */
914 : : /* 0011 ~ 0020 -> 5 */
915 : : /* 0021 ~ 0040 -> 6 */
916 : : /* 0041 ~ 0080 -> 7 */
917 : : /* 0081 ~ 0100 -> 8 */
918 [ # # # # ]: 0 : fls = (vsi->nb_qps == 0) ? 0 : rte_fls_u32(vsi->nb_qps - 1);
919 : :
920 : : qp_idx = 0;
921 : : /* Set tc and queue mapping with VSI */
922 : 0 : info->tc_mapping[0] = rte_cpu_to_le_16((qp_idx <<
923 : : ICE_AQ_VSI_TC_Q_OFFSET_S) |
924 : : (fls << ICE_AQ_VSI_TC_Q_NUM_S));
925 : :
926 : : /* Associate queue number with VSI */
927 : 0 : info->mapping_flags |= rte_cpu_to_le_16(ICE_AQ_VSI_Q_MAP_CONTIG);
928 : 0 : info->q_mapping[0] = rte_cpu_to_le_16(vsi->base_queue);
929 : 0 : info->q_mapping[1] = rte_cpu_to_le_16(vsi->nb_qps);
930 : 0 : info->valid_sections |=
931 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_RXQ_MAP_VALID);
932 : : /* Set the info.ingress_table and info.egress_table
933 : : * for UP translate table. Now just set it to 1:1 map by default
934 : : * -- 0b 111 110 101 100 011 010 001 000 == 0xFAC688
935 : : */
936 : : #define ICE_TC_QUEUE_TABLE_DFLT 0x00FAC688
937 : 0 : info->ingress_table = rte_cpu_to_le_32(ICE_TC_QUEUE_TABLE_DFLT);
938 : 0 : info->egress_table = rte_cpu_to_le_32(ICE_TC_QUEUE_TABLE_DFLT);
939 : 0 : info->outer_up_table = rte_cpu_to_le_32(ICE_TC_QUEUE_TABLE_DFLT);
940 : 0 : return 0;
941 : : }
942 : :
943 : : static int
944 : 0 : ice_init_mac_address(struct rte_eth_dev *dev)
945 : : {
946 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
947 : 0 : struct ice_adapter *ad = (struct ice_adapter *)hw->back;
948 : :
949 [ # # ]: 0 : if (!rte_is_unicast_ether_addr
950 [ # # ]: 0 : ((struct rte_ether_addr *)hw->port_info[0].mac.lan_addr)) {
951 : 0 : PMD_INIT_LOG(ERR, "Invalid MAC address");
952 : 0 : return -EINVAL;
953 : : }
954 : :
955 : : rte_ether_addr_copy(
956 : : (struct rte_ether_addr *)hw->port_info[0].mac.lan_addr,
957 : : (struct rte_ether_addr *)hw->port_info[0].mac.perm_addr);
958 : :
959 : 0 : dev->data->mac_addrs =
960 : 0 : rte_zmalloc(NULL, sizeof(struct rte_ether_addr) * ICE_NUM_MACADDR_MAX, 0);
961 [ # # ]: 0 : if (!dev->data->mac_addrs) {
962 : 0 : PMD_INIT_LOG(ERR,
963 : : "Failed to allocate memory to store mac address");
964 : 0 : return -ENOMEM;
965 : : }
966 : : /* store it to dev data */
967 [ # # ]: 0 : if (ad->devargs.default_mac_disable != 1)
968 : 0 : rte_ether_addr_copy((struct rte_ether_addr *)hw->port_info[0].mac.perm_addr,
969 : : &dev->data->mac_addrs[0]);
970 : : return 0;
971 : : }
972 : :
973 : : /* Find out specific MAC filter */
974 : : static struct ice_mac_filter *
975 : : ice_find_mac_filter(struct ice_vsi *vsi, struct rte_ether_addr *macaddr)
976 : : {
977 : : struct ice_mac_filter *f;
978 : :
979 [ # # # # ]: 0 : TAILQ_FOREACH(f, &vsi->mac_list, next) {
980 [ # # # # ]: 0 : if (rte_is_same_ether_addr(macaddr, &f->mac_info.mac_addr))
981 : : return f;
982 : : }
983 : :
984 : : return NULL;
985 : : }
986 : :
987 : : static int
988 : 0 : ice_add_mac_filter(struct ice_vsi *vsi, struct rte_ether_addr *mac_addr)
989 : : {
990 : : struct ice_fltr_list_entry *m_list_itr = NULL;
991 : : struct ice_mac_filter *f;
992 : : struct LIST_HEAD_TYPE list_head;
993 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
994 : 0 : struct ice_adapter *ad = (struct ice_adapter *)hw->back;
995 : : int ret = 0;
996 : :
997 [ # # # # ]: 0 : if (ad->devargs.default_mac_disable == 1 && rte_is_same_ether_addr(mac_addr,
998 [ # # ]: 0 : (struct rte_ether_addr *)hw->port_info[0].mac.perm_addr)) {
999 : 0 : PMD_DRV_LOG(ERR, "This Default MAC filter is disabled.");
1000 : 0 : return 0;
1001 : : }
1002 : : /* If it's added and configured, return */
1003 : : f = ice_find_mac_filter(vsi, mac_addr);
1004 [ # # ]: 0 : if (f) {
1005 : 0 : PMD_DRV_LOG(INFO, "This MAC filter already exists.");
1006 : 0 : return 0;
1007 : : }
1008 : :
1009 : 0 : INIT_LIST_HEAD(&list_head);
1010 : :
1011 : : m_list_itr = (struct ice_fltr_list_entry *)
1012 : 0 : ice_malloc(hw, sizeof(*m_list_itr));
1013 [ # # ]: 0 : if (!m_list_itr) {
1014 : : ret = -ENOMEM;
1015 : 0 : goto DONE;
1016 : : }
1017 [ # # ]: 0 : ice_memcpy(m_list_itr->fltr_info.l_data.mac.mac_addr,
1018 : : mac_addr, ETH_ALEN, ICE_NONDMA_TO_NONDMA);
1019 : 0 : m_list_itr->fltr_info.src_id = ICE_SRC_ID_VSI;
1020 : 0 : m_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
1021 : 0 : m_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_MAC;
1022 : 0 : m_list_itr->fltr_info.flag = ICE_FLTR_TX;
1023 : 0 : m_list_itr->fltr_info.vsi_handle = vsi->idx;
1024 : :
1025 [ # # ]: 0 : LIST_ADD(&m_list_itr->list_entry, &list_head);
1026 : :
1027 : : /* Add the mac */
1028 : 0 : ret = ice_add_mac(hw, &list_head);
1029 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1030 : 0 : PMD_DRV_LOG(ERR, "Failed to add MAC filter");
1031 : : ret = -EINVAL;
1032 : 0 : goto DONE;
1033 : : }
1034 : : /* Add the mac addr into mac list */
1035 : 0 : f = rte_zmalloc(NULL, sizeof(*f), 0);
1036 [ # # ]: 0 : if (!f) {
1037 : 0 : PMD_DRV_LOG(ERR, "failed to allocate memory");
1038 : : ret = -ENOMEM;
1039 : 0 : goto DONE;
1040 : : }
1041 : : rte_ether_addr_copy(mac_addr, &f->mac_info.mac_addr);
1042 : 0 : TAILQ_INSERT_TAIL(&vsi->mac_list, f, next);
1043 : 0 : vsi->mac_num++;
1044 : :
1045 : : ret = 0;
1046 : :
1047 : 0 : DONE:
1048 : 0 : rte_free(m_list_itr);
1049 : 0 : return ret;
1050 : : }
1051 : :
1052 : : static int
1053 : 0 : ice_remove_mac_filter(struct ice_vsi *vsi, struct rte_ether_addr *mac_addr)
1054 : : {
1055 : : struct ice_fltr_list_entry *m_list_itr = NULL;
1056 : : struct ice_mac_filter *f;
1057 : : struct LIST_HEAD_TYPE list_head;
1058 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
1059 : : int ret = 0;
1060 : :
1061 : : /* Can't find it, return an error */
1062 : : f = ice_find_mac_filter(vsi, mac_addr);
1063 [ # # ]: 0 : if (!f)
1064 : : return -EINVAL;
1065 : :
1066 : 0 : INIT_LIST_HEAD(&list_head);
1067 : :
1068 : : m_list_itr = (struct ice_fltr_list_entry *)
1069 : 0 : ice_malloc(hw, sizeof(*m_list_itr));
1070 [ # # ]: 0 : if (!m_list_itr) {
1071 : : ret = -ENOMEM;
1072 : 0 : goto DONE;
1073 : : }
1074 [ # # ]: 0 : ice_memcpy(m_list_itr->fltr_info.l_data.mac.mac_addr,
1075 : : mac_addr, ETH_ALEN, ICE_NONDMA_TO_NONDMA);
1076 : 0 : m_list_itr->fltr_info.src_id = ICE_SRC_ID_VSI;
1077 : 0 : m_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
1078 : 0 : m_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_MAC;
1079 : 0 : m_list_itr->fltr_info.flag = ICE_FLTR_TX;
1080 : 0 : m_list_itr->fltr_info.vsi_handle = vsi->idx;
1081 : :
1082 [ # # ]: 0 : LIST_ADD(&m_list_itr->list_entry, &list_head);
1083 : :
1084 : : /* remove the mac filter */
1085 : 0 : ret = ice_remove_mac(hw, &list_head);
1086 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1087 : 0 : PMD_DRV_LOG(ERR, "Failed to remove MAC filter");
1088 : : ret = -EINVAL;
1089 : 0 : goto DONE;
1090 : : }
1091 : :
1092 : : /* Remove the mac addr from mac list */
1093 [ # # ]: 0 : TAILQ_REMOVE(&vsi->mac_list, f, next);
1094 : 0 : rte_free(f);
1095 : 0 : vsi->mac_num--;
1096 : :
1097 : : ret = 0;
1098 : 0 : DONE:
1099 : 0 : rte_free(m_list_itr);
1100 : 0 : return ret;
1101 : : }
1102 : :
1103 : : /* Find out specific VLAN filter */
1104 : : static struct ice_vlan_filter *
1105 : : ice_find_vlan_filter(struct ice_vsi *vsi, struct ice_vlan *vlan)
1106 : : {
1107 : : struct ice_vlan_filter *f;
1108 : :
1109 [ # # # # ]: 0 : TAILQ_FOREACH(f, &vsi->vlan_list, next) {
1110 [ # # # # ]: 0 : if (vlan->tpid == f->vlan_info.vlan.tpid &&
1111 [ # # # # ]: 0 : vlan->vid == f->vlan_info.vlan.vid)
1112 : : return f;
1113 : : }
1114 : :
1115 : : return NULL;
1116 : : }
1117 : :
1118 : : static int
1119 : 0 : ice_add_vlan_filter(struct ice_vsi *vsi, struct ice_vlan *vlan)
1120 : : {
1121 : : struct ice_fltr_list_entry *v_list_itr = NULL;
1122 : : struct ice_vlan_filter *f;
1123 : : struct LIST_HEAD_TYPE list_head;
1124 : : struct ice_hw *hw;
1125 : : int ret = 0;
1126 : :
1127 [ # # # # ]: 0 : if (!vsi || vlan->vid > RTE_ETHER_MAX_VLAN_ID)
1128 : : return -EINVAL;
1129 : :
1130 : 0 : hw = ICE_VSI_TO_HW(vsi);
1131 : :
1132 : : /* If it's added and configured, return. */
1133 : : f = ice_find_vlan_filter(vsi, vlan);
1134 [ # # ]: 0 : if (f) {
1135 : 0 : PMD_DRV_LOG(INFO, "This VLAN filter already exists.");
1136 : 0 : return 0;
1137 : : }
1138 : :
1139 [ # # ]: 0 : if (!vsi->vlan_anti_spoof_on && !vsi->vlan_filter_on)
1140 : : return 0;
1141 : :
1142 : 0 : INIT_LIST_HEAD(&list_head);
1143 : :
1144 : : v_list_itr = (struct ice_fltr_list_entry *)
1145 : 0 : ice_malloc(hw, sizeof(*v_list_itr));
1146 [ # # ]: 0 : if (!v_list_itr) {
1147 : : ret = -ENOMEM;
1148 : 0 : goto DONE;
1149 : : }
1150 : 0 : v_list_itr->fltr_info.l_data.vlan.vlan_id = vlan->vid;
1151 : 0 : v_list_itr->fltr_info.l_data.vlan.tpid = vlan->tpid;
1152 : 0 : v_list_itr->fltr_info.l_data.vlan.tpid_valid = true;
1153 : 0 : v_list_itr->fltr_info.src_id = ICE_SRC_ID_VSI;
1154 : 0 : v_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
1155 : 0 : v_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_VLAN;
1156 : 0 : v_list_itr->fltr_info.flag = ICE_FLTR_TX;
1157 : 0 : v_list_itr->fltr_info.vsi_handle = vsi->idx;
1158 : :
1159 [ # # ]: 0 : LIST_ADD(&v_list_itr->list_entry, &list_head);
1160 : :
1161 : : /* Add the vlan */
1162 : 0 : ret = ice_add_vlan(hw, &list_head);
1163 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1164 : 0 : PMD_DRV_LOG(ERR, "Failed to add VLAN filter");
1165 : : ret = -EINVAL;
1166 : 0 : goto DONE;
1167 : : }
1168 : :
1169 : : /* Add vlan into vlan list */
1170 : 0 : f = rte_zmalloc(NULL, sizeof(*f), 0);
1171 [ # # ]: 0 : if (!f) {
1172 : 0 : PMD_DRV_LOG(ERR, "failed to allocate memory");
1173 : : ret = -ENOMEM;
1174 : 0 : goto DONE;
1175 : : }
1176 : 0 : f->vlan_info.vlan.tpid = vlan->tpid;
1177 : 0 : f->vlan_info.vlan.vid = vlan->vid;
1178 : 0 : TAILQ_INSERT_TAIL(&vsi->vlan_list, f, next);
1179 : 0 : vsi->vlan_num++;
1180 : :
1181 : : ret = 0;
1182 : :
1183 : 0 : DONE:
1184 : 0 : rte_free(v_list_itr);
1185 : 0 : return ret;
1186 : : }
1187 : :
1188 : : static int
1189 : 0 : ice_remove_vlan_filter(struct ice_vsi *vsi, struct ice_vlan *vlan)
1190 : : {
1191 : : struct ice_fltr_list_entry *v_list_itr = NULL;
1192 : : struct ice_vlan_filter *f;
1193 : : struct LIST_HEAD_TYPE list_head;
1194 : : struct ice_hw *hw;
1195 : : int ret = 0;
1196 : :
1197 [ # # # # ]: 0 : if (!vsi || vlan->vid > RTE_ETHER_MAX_VLAN_ID)
1198 : : return -EINVAL;
1199 : :
1200 : 0 : hw = ICE_VSI_TO_HW(vsi);
1201 : :
1202 : : /* Can't find it, return an error */
1203 : : f = ice_find_vlan_filter(vsi, vlan);
1204 [ # # ]: 0 : if (!f)
1205 : : return -EINVAL;
1206 : :
1207 : 0 : INIT_LIST_HEAD(&list_head);
1208 : :
1209 : : v_list_itr = (struct ice_fltr_list_entry *)
1210 : 0 : ice_malloc(hw, sizeof(*v_list_itr));
1211 [ # # ]: 0 : if (!v_list_itr) {
1212 : : ret = -ENOMEM;
1213 : 0 : goto DONE;
1214 : : }
1215 : :
1216 : 0 : v_list_itr->fltr_info.l_data.vlan.vlan_id = vlan->vid;
1217 : 0 : v_list_itr->fltr_info.l_data.vlan.tpid = vlan->tpid;
1218 : 0 : v_list_itr->fltr_info.l_data.vlan.tpid_valid = true;
1219 : 0 : v_list_itr->fltr_info.src_id = ICE_SRC_ID_VSI;
1220 : 0 : v_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
1221 : 0 : v_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_VLAN;
1222 : 0 : v_list_itr->fltr_info.flag = ICE_FLTR_TX;
1223 : 0 : v_list_itr->fltr_info.vsi_handle = vsi->idx;
1224 : :
1225 [ # # ]: 0 : LIST_ADD(&v_list_itr->list_entry, &list_head);
1226 : :
1227 : : /* remove the vlan filter */
1228 : 0 : ret = ice_remove_vlan(hw, &list_head);
1229 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1230 : 0 : PMD_DRV_LOG(ERR, "Failed to remove VLAN filter");
1231 : : ret = -EINVAL;
1232 : 0 : goto DONE;
1233 : : }
1234 : :
1235 : : /* Remove the vlan id from vlan list */
1236 [ # # ]: 0 : TAILQ_REMOVE(&vsi->vlan_list, f, next);
1237 : 0 : rte_free(f);
1238 : 0 : vsi->vlan_num--;
1239 : :
1240 : : ret = 0;
1241 : 0 : DONE:
1242 : 0 : rte_free(v_list_itr);
1243 : 0 : return ret;
1244 : : }
1245 : :
1246 : : static int
1247 : 0 : ice_remove_all_mac_vlan_filters(struct ice_vsi *vsi)
1248 : : {
1249 : : struct ice_mac_filter *m_f;
1250 : : struct ice_vlan_filter *v_f;
1251 : : void *temp;
1252 : : int ret = 0;
1253 : :
1254 [ # # # # ]: 0 : if (!vsi || !vsi->mac_num)
1255 : : return -EINVAL;
1256 : :
1257 [ # # ]: 0 : RTE_TAILQ_FOREACH_SAFE(m_f, &vsi->mac_list, next, temp) {
1258 : 0 : ret = ice_remove_mac_filter(vsi, &m_f->mac_info.mac_addr);
1259 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1260 : : ret = -EINVAL;
1261 : 0 : goto DONE;
1262 : : }
1263 : : }
1264 : :
1265 [ # # ]: 0 : if (vsi->vlan_num == 0)
1266 : : return 0;
1267 : :
1268 [ # # ]: 0 : RTE_TAILQ_FOREACH_SAFE(v_f, &vsi->vlan_list, next, temp) {
1269 : 0 : ret = ice_remove_vlan_filter(vsi, &v_f->vlan_info.vlan);
1270 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1271 : : ret = -EINVAL;
1272 : 0 : goto DONE;
1273 : : }
1274 : : }
1275 : :
1276 : 0 : DONE:
1277 : : return ret;
1278 : : }
1279 : :
1280 : : /* Enable IRQ0 */
1281 : : static void
1282 : : ice_pf_enable_irq0(struct ice_hw *hw)
1283 : : {
1284 : : /* reset the registers */
1285 : 0 : ICE_WRITE_REG(hw, PFINT_OICR_ENA, 0);
1286 : 0 : ICE_READ_REG(hw, PFINT_OICR);
1287 : :
1288 : : #ifdef ICE_LSE_SPT
1289 : : ICE_WRITE_REG(hw, PFINT_OICR_ENA,
1290 : : (uint32_t)(PFINT_OICR_ENA_INT_ENA_M &
1291 : : (~PFINT_OICR_LINK_STAT_CHANGE_M)));
1292 : :
1293 : : ICE_WRITE_REG(hw, PFINT_OICR_CTL,
1294 : : (0 & PFINT_OICR_CTL_MSIX_INDX_M) |
1295 : : ((0 << PFINT_OICR_CTL_ITR_INDX_S) &
1296 : : PFINT_OICR_CTL_ITR_INDX_M) |
1297 : : PFINT_OICR_CTL_CAUSE_ENA_M);
1298 : :
1299 : : ICE_WRITE_REG(hw, PFINT_FW_CTL,
1300 : : (0 & PFINT_FW_CTL_MSIX_INDX_M) |
1301 : : ((0 << PFINT_FW_CTL_ITR_INDX_S) &
1302 : : PFINT_FW_CTL_ITR_INDX_M) |
1303 : : PFINT_FW_CTL_CAUSE_ENA_M);
1304 : : #else
1305 : 0 : ICE_WRITE_REG(hw, PFINT_OICR_ENA, PFINT_OICR_ENA_INT_ENA_M);
1306 : : #endif
1307 : :
1308 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(0),
1309 : : GLINT_DYN_CTL_INTENA_M |
1310 : : GLINT_DYN_CTL_CLEARPBA_M |
1311 : : GLINT_DYN_CTL_ITR_INDX_M);
1312 : :
1313 : 0 : ice_flush(hw);
1314 : : }
1315 : :
1316 : : /* Disable IRQ0 */
1317 : : static void
1318 : : ice_pf_disable_irq0(struct ice_hw *hw)
1319 : : {
1320 : : /* Disable all interrupt types */
1321 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(0), GLINT_DYN_CTL_WB_ON_ITR_M);
1322 : 0 : ice_flush(hw);
1323 : : }
1324 : :
1325 : : #ifdef ICE_LSE_SPT
1326 : : static void
1327 : : ice_handle_aq_msg(struct rte_eth_dev *dev)
1328 : : {
1329 : : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1330 : : struct ice_ctl_q_info *cq = &hw->adminq;
1331 : : struct ice_rq_event_info event;
1332 : : uint16_t pending, opcode;
1333 : : int ret;
1334 : :
1335 : : event.buf_len = ICE_AQ_MAX_BUF_LEN;
1336 : : event.msg_buf = rte_zmalloc(NULL, event.buf_len, 0);
1337 : : if (!event.msg_buf) {
1338 : : PMD_DRV_LOG(ERR, "Failed to allocate mem");
1339 : : return;
1340 : : }
1341 : :
1342 : : pending = 1;
1343 : : while (pending) {
1344 : : ret = ice_clean_rq_elem(hw, cq, &event, &pending);
1345 : :
1346 : : if (ret != ICE_SUCCESS) {
1347 : : PMD_DRV_LOG(INFO,
1348 : : "Failed to read msg from AdminQ, "
1349 : : "adminq_err: %u",
1350 : : hw->adminq.sq_last_status);
1351 : : break;
1352 : : }
1353 : : opcode = rte_le_to_cpu_16(event.desc.opcode);
1354 : :
1355 : : switch (opcode) {
1356 : : case ice_aqc_opc_get_link_status:
1357 : : ret = ice_link_update(dev, 0);
1358 : : if (!ret)
1359 : : rte_eth_dev_callback_process
1360 : : (dev, RTE_ETH_EVENT_INTR_LSC, NULL);
1361 : : break;
1362 : : default:
1363 : : PMD_DRV_LOG(DEBUG, "Request %u is not supported yet",
1364 : : opcode);
1365 : : break;
1366 : : }
1367 : : }
1368 : : rte_free(event.msg_buf);
1369 : : }
1370 : : #endif
1371 : :
1372 : : /**
1373 : : * Interrupt handler triggered by NIC for handling
1374 : : * specific interrupt.
1375 : : *
1376 : : * @param handle
1377 : : * Pointer to interrupt handle.
1378 : : * @param param
1379 : : * The address of parameter (struct rte_eth_dev *) registered before.
1380 : : *
1381 : : * @return
1382 : : * void
1383 : : */
1384 : : static void
1385 : 0 : ice_interrupt_handler(void *param)
1386 : : {
1387 : : struct rte_eth_dev *dev = (struct rte_eth_dev *)param;
1388 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1389 : : uint32_t oicr;
1390 : : uint32_t reg;
1391 : : uint8_t pf_num;
1392 : : uint8_t event;
1393 : : uint16_t queue;
1394 : : int ret;
1395 : : #ifdef ICE_LSE_SPT
1396 : : uint32_t int_fw_ctl;
1397 : : #endif
1398 : :
1399 : : /* Disable interrupt */
1400 : : ice_pf_disable_irq0(hw);
1401 : :
1402 : : /* read out interrupt causes */
1403 : 0 : oicr = ICE_READ_REG(hw, PFINT_OICR);
1404 : : #ifdef ICE_LSE_SPT
1405 : : int_fw_ctl = ICE_READ_REG(hw, PFINT_FW_CTL);
1406 : : #endif
1407 : :
1408 : : /* No interrupt event indicated */
1409 [ # # ]: 0 : if (!(oicr & PFINT_OICR_INTEVENT_M)) {
1410 : 0 : PMD_DRV_LOG(INFO, "No interrupt event");
1411 : 0 : goto done;
1412 : : }
1413 : :
1414 : : #ifdef ICE_LSE_SPT
1415 : : if (int_fw_ctl & PFINT_FW_CTL_INTEVENT_M) {
1416 : : PMD_DRV_LOG(INFO, "FW_CTL: link state change event");
1417 : : ice_handle_aq_msg(dev);
1418 : : }
1419 : : #else
1420 [ # # ]: 0 : if (oicr & PFINT_OICR_LINK_STAT_CHANGE_M) {
1421 : 0 : PMD_DRV_LOG(INFO, "OICR: link state change event");
1422 : 0 : ret = ice_link_update(dev, 0);
1423 [ # # ]: 0 : if (!ret)
1424 : 0 : rte_eth_dev_callback_process
1425 : : (dev, RTE_ETH_EVENT_INTR_LSC, NULL);
1426 : : }
1427 : : #endif
1428 : :
1429 [ # # ]: 0 : if (oicr & PFINT_OICR_MAL_DETECT_M) {
1430 : 0 : PMD_DRV_LOG(WARNING, "OICR: MDD event");
1431 : 0 : reg = ICE_READ_REG(hw, GL_MDET_TX_PQM);
1432 [ # # ]: 0 : if (reg & GL_MDET_TX_PQM_VALID_M) {
1433 : 0 : pf_num = (reg & GL_MDET_TX_PQM_PF_NUM_M) >>
1434 : : GL_MDET_TX_PQM_PF_NUM_S;
1435 : 0 : event = (reg & GL_MDET_TX_PQM_MAL_TYPE_M) >>
1436 : : GL_MDET_TX_PQM_MAL_TYPE_S;
1437 : 0 : queue = (reg & GL_MDET_TX_PQM_QNUM_M) >>
1438 : : GL_MDET_TX_PQM_QNUM_S;
1439 : :
1440 : 0 : PMD_DRV_LOG(WARNING, "Malicious Driver Detection event "
1441 : : "%d by PQM on TX queue %d PF# %d",
1442 : : event, queue, pf_num);
1443 : : }
1444 : :
1445 : 0 : reg = ICE_READ_REG(hw, GL_MDET_TX_TCLAN);
1446 [ # # ]: 0 : if (reg & GL_MDET_TX_TCLAN_VALID_M) {
1447 : 0 : pf_num = (reg & GL_MDET_TX_TCLAN_PF_NUM_M) >>
1448 : : GL_MDET_TX_TCLAN_PF_NUM_S;
1449 : 0 : event = (reg & GL_MDET_TX_TCLAN_MAL_TYPE_M) >>
1450 : : GL_MDET_TX_TCLAN_MAL_TYPE_S;
1451 : 0 : queue = (reg & GL_MDET_TX_TCLAN_QNUM_M) >>
1452 : : GL_MDET_TX_TCLAN_QNUM_S;
1453 : :
1454 : 0 : PMD_DRV_LOG(WARNING, "Malicious Driver Detection event "
1455 : : "%d by TCLAN on TX queue %d PF# %d",
1456 : : event, queue, pf_num);
1457 : : }
1458 : : }
1459 : 0 : done:
1460 : : /* Enable interrupt */
1461 : : ice_pf_enable_irq0(hw);
1462 : 0 : rte_intr_ack(dev->intr_handle);
1463 : 0 : }
1464 : :
1465 : : static void
1466 : 0 : ice_init_proto_xtr(struct rte_eth_dev *dev)
1467 : : {
1468 : 0 : struct ice_adapter *ad =
1469 : 0 : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
1470 : : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
1471 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1472 : : const struct proto_xtr_ol_flag *ol_flag;
1473 : : bool proto_xtr_enable = false;
1474 : : int offset, field_offs;
1475 : : uint16_t i;
1476 : :
1477 : 0 : pf->proto_xtr = rte_zmalloc(NULL, pf->lan_nb_qps, 0);
1478 [ # # ]: 0 : if (unlikely(pf->proto_xtr == NULL)) {
1479 : 0 : PMD_DRV_LOG(ERR, "No memory for setting up protocol extraction table");
1480 : 0 : return;
1481 : : }
1482 : :
1483 [ # # ]: 0 : for (i = 0; i < pf->lan_nb_qps; i++) {
1484 [ # # ]: 0 : pf->proto_xtr[i] = ad->devargs.proto_xtr[i] != PROTO_XTR_NONE ?
1485 : : ad->devargs.proto_xtr[i] :
1486 : : ad->devargs.proto_xtr_dflt;
1487 : :
1488 [ # # ]: 0 : if (pf->proto_xtr[i] != PROTO_XTR_NONE) {
1489 : : uint8_t type = pf->proto_xtr[i];
1490 : :
1491 : 0 : ice_proto_xtr_ol_flag_params[type].required = true;
1492 : : proto_xtr_enable = true;
1493 : : }
1494 : : }
1495 : :
1496 [ # # ]: 0 : if (likely(!proto_xtr_enable)) {
1497 : 0 : ad->devargs.xtr_field_offs = -1;
1498 : 0 : return;
1499 : : }
1500 : :
1501 : 0 : ice_check_proto_xtr_support(hw);
1502 : :
1503 : : /*check mbuf dynfield*/
1504 : 0 : field_offs = rte_mbuf_dynfield_lookup(ad->devargs.xtr_field_name, NULL);
1505 [ # # ]: 0 : if (ad->devargs.xtr_field_offs == field_offs) {
1506 : 0 : PMD_DRV_LOG(DEBUG,
1507 : : "Protocol extraction metadata offset in mbuf is : %d",
1508 : : ad->devargs.xtr_field_offs);
1509 : : } else {
1510 : 0 : PMD_DRV_LOG(ERR, "Invalid field offset or name, no match dynfield, [%d],[%s]",
1511 : : ad->devargs.xtr_field_offs, ad->devargs.xtr_field_name);
1512 : 0 : ad->devargs.xtr_field_offs = -1;
1513 : 0 : return;
1514 : : }
1515 : :
1516 : 0 : PMD_DRV_LOG(DEBUG,
1517 : : "Protocol extraction metadata offset in mbuf is : %d",
1518 : : ad->devargs.xtr_field_offs);
1519 : :
1520 [ # # ]: 0 : for (i = 0; i < RTE_DIM(ice_proto_xtr_ol_flag_params); i++) {
1521 : 0 : ol_flag = &ice_proto_xtr_ol_flag_params[i];
1522 : :
1523 : 0 : ad->devargs.xtr_flag_offs[i] = 0xff;
1524 : :
1525 [ # # ]: 0 : if (!ol_flag->required)
1526 : 0 : continue;
1527 : :
1528 [ # # ]: 0 : if (!ice_proto_xtr_hw_support[i]) {
1529 : 0 : PMD_DRV_LOG(ERR,
1530 : : "Protocol extraction type %u is not supported in hardware",
1531 : : i);
1532 : 0 : ad->devargs.xtr_field_offs = -1;
1533 : 0 : break;
1534 : : }
1535 : :
1536 : 0 : offset = rte_mbuf_dynflag_register(&ol_flag->param);
1537 [ # # ]: 0 : if (unlikely(offset == -1)) {
1538 : 0 : PMD_DRV_LOG(ERR,
1539 : : "Protocol extraction offload '%s' failed to register with error %d",
1540 : : ol_flag->param.name, -rte_errno);
1541 : :
1542 : 0 : ad->devargs.xtr_field_offs = -1;
1543 : 0 : break;
1544 : : }
1545 : :
1546 : 0 : PMD_DRV_LOG(DEBUG,
1547 : : "Protocol extraction offload '%s' offset in mbuf is : %d",
1548 : : ol_flag->param.name, offset);
1549 : :
1550 : 0 : ad->devargs.xtr_flag_offs[i] = offset;
1551 : : }
1552 : : }
1553 : :
1554 : : /* Initialize SW parameters of PF */
1555 : : static int
1556 : 0 : ice_pf_sw_init(struct rte_eth_dev *dev)
1557 : : {
1558 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
1559 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1560 : :
1561 : 0 : pf->lan_nb_qp_max =
1562 : 0 : (uint16_t)RTE_MIN(hw->func_caps.common_cap.num_txq,
1563 : : hw->func_caps.common_cap.num_rxq);
1564 : :
1565 : 0 : pf->lan_nb_qps = pf->lan_nb_qp_max;
1566 : :
1567 : 0 : ice_init_proto_xtr(dev);
1568 : :
1569 [ # # ]: 0 : if (hw->func_caps.fd_fltr_guar > 0 ||
1570 [ # # ]: 0 : hw->func_caps.fd_fltr_best_effort > 0) {
1571 : 0 : pf->flags |= ICE_FLAG_FDIR;
1572 : 0 : pf->fdir_nb_qps = ICE_DEFAULT_QP_NUM_FDIR;
1573 : 0 : pf->lan_nb_qps = pf->lan_nb_qp_max - pf->fdir_nb_qps;
1574 : : } else {
1575 : 0 : pf->fdir_nb_qps = 0;
1576 : : }
1577 : 0 : pf->fdir_qp_offset = 0;
1578 : :
1579 : 0 : return 0;
1580 : : }
1581 : :
1582 : : struct ice_vsi *
1583 : 0 : ice_setup_vsi(struct ice_pf *pf, enum ice_vsi_type type)
1584 : : {
1585 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1586 : : struct ice_vsi *vsi = NULL;
1587 : : struct ice_vsi_ctx vsi_ctx;
1588 : : int ret;
1589 : 0 : struct rte_ether_addr broadcast = {
1590 : : .addr_bytes = {0xff, 0xff, 0xff, 0xff, 0xff, 0xff} };
1591 : : struct rte_ether_addr mac_addr;
1592 : 0 : uint16_t max_txqs[ICE_MAX_TRAFFIC_CLASS] = { 0 };
1593 : : uint8_t tc_bitmap = 0x1;
1594 : : uint16_t cfg;
1595 : :
1596 : : /* hw->num_lports = 1 in NIC mode */
1597 : 0 : vsi = rte_zmalloc(NULL, sizeof(struct ice_vsi), 0);
1598 [ # # ]: 0 : if (!vsi)
1599 : : return NULL;
1600 : :
1601 : 0 : vsi->idx = pf->next_vsi_idx;
1602 : 0 : pf->next_vsi_idx++;
1603 : 0 : vsi->type = type;
1604 : 0 : vsi->adapter = ICE_PF_TO_ADAPTER(pf);
1605 : 0 : vsi->max_macaddrs = ICE_NUM_MACADDR_MAX;
1606 : 0 : vsi->vlan_anti_spoof_on = 0;
1607 : 0 : vsi->vlan_filter_on = 1;
1608 : 0 : TAILQ_INIT(&vsi->mac_list);
1609 : 0 : TAILQ_INIT(&vsi->vlan_list);
1610 : :
1611 : : /* Be sync with RTE_ETH_RSS_RETA_SIZE_x maximum value definition */
1612 : 0 : pf->hash_lut_size = hw->func_caps.common_cap.rss_table_size >
1613 : 0 : RTE_ETH_RSS_RETA_SIZE_512 ? RTE_ETH_RSS_RETA_SIZE_512 :
1614 : : hw->func_caps.common_cap.rss_table_size;
1615 : 0 : pf->flags |= ICE_FLAG_RSS_AQ_CAPABLE;
1616 : :
1617 : : /* Defines the type of outer tag expected */
1618 [ # # # ]: 0 : pf->outer_ethertype = RTE_ETHER_TYPE_VLAN;
1619 : :
1620 : : memset(&vsi_ctx, 0, sizeof(vsi_ctx));
1621 [ # # # ]: 0 : switch (type) {
1622 : 0 : case ICE_VSI_PF:
1623 : 0 : vsi->nb_qps = pf->lan_nb_qps;
1624 : 0 : vsi->base_queue = 1;
1625 : : ice_vsi_config_default_rss(&vsi_ctx.info);
1626 : 0 : vsi_ctx.alloc_from_pool = true;
1627 : 0 : vsi_ctx.flags = ICE_AQ_VSI_TYPE_PF;
1628 : : /* switch_id is queried by get_switch_config aq, which is done
1629 : : * by ice_init_hw
1630 : : */
1631 : 0 : vsi_ctx.info.sw_id = hw->port_info->sw_id;
1632 : 0 : vsi_ctx.info.sw_flags2 = ICE_AQ_VSI_SW_FLAG_LAN_ENA;
1633 : : /* Allow all untagged or tagged packets */
1634 : : vsi_ctx.info.inner_vlan_flags = ICE_AQ_VSI_INNER_VLAN_TX_MODE_ALL;
1635 : 0 : vsi_ctx.info.inner_vlan_flags |= ICE_AQ_VSI_INNER_VLAN_EMODE_NOTHING;
1636 : 0 : vsi_ctx.info.q_opt_rss = ICE_AQ_VSI_Q_OPT_RSS_LUT_PF |
1637 : : ICE_AQ_VSI_Q_OPT_RSS_TPLZ;
1638 [ # # ]: 0 : if (ice_is_dvm_ena(hw)) {
1639 : : vsi_ctx.info.outer_vlan_flags =
1640 : : (ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ALL <<
1641 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_S) &
1642 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M;
1643 : : vsi_ctx.info.outer_vlan_flags |=
1644 : : (ICE_AQ_VSI_OUTER_TAG_VLAN_8100 <<
1645 : : ICE_AQ_VSI_OUTER_TAG_TYPE_S) &
1646 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M;
1647 : 0 : vsi_ctx.info.outer_vlan_flags |=
1648 : : (ICE_AQ_VSI_OUTER_VLAN_EMODE_NOTHING <<
1649 : : ICE_AQ_VSI_OUTER_VLAN_EMODE_S);
1650 : : }
1651 : :
1652 : : /* FDIR */
1653 : : cfg = ICE_AQ_VSI_PROP_SECURITY_VALID |
1654 : : ICE_AQ_VSI_PROP_FLOW_DIR_VALID;
1655 : 0 : vsi_ctx.info.valid_sections |= rte_cpu_to_le_16(cfg);
1656 : : cfg = ICE_AQ_VSI_FD_ENABLE;
1657 : 0 : vsi_ctx.info.fd_options = rte_cpu_to_le_16(cfg);
1658 : 0 : vsi_ctx.info.max_fd_fltr_dedicated =
1659 : 0 : rte_cpu_to_le_16(hw->func_caps.fd_fltr_guar);
1660 : 0 : vsi_ctx.info.max_fd_fltr_shared =
1661 : 0 : rte_cpu_to_le_16(hw->func_caps.fd_fltr_best_effort);
1662 : :
1663 : : /* Enable VLAN/UP trip */
1664 : 0 : ret = ice_vsi_config_tc_queue_mapping(vsi,
1665 : : &vsi_ctx.info,
1666 : : ICE_DEFAULT_TCMAP);
1667 [ # # ]: 0 : if (ret) {
1668 : 0 : PMD_INIT_LOG(ERR,
1669 : : "tc queue mapping with vsi failed, "
1670 : : "err = %d",
1671 : : ret);
1672 : 0 : goto fail_mem;
1673 : : }
1674 : :
1675 : : break;
1676 : 0 : case ICE_VSI_CTRL:
1677 : 0 : vsi->nb_qps = pf->fdir_nb_qps;
1678 : 0 : vsi->base_queue = ICE_FDIR_QUEUE_ID;
1679 : 0 : vsi_ctx.alloc_from_pool = true;
1680 : 0 : vsi_ctx.flags = ICE_AQ_VSI_TYPE_PF;
1681 : :
1682 : : cfg = ICE_AQ_VSI_PROP_FLOW_DIR_VALID;
1683 : 0 : vsi_ctx.info.valid_sections |= rte_cpu_to_le_16(cfg);
1684 : : cfg = ICE_AQ_VSI_FD_PROG_ENABLE;
1685 : 0 : vsi_ctx.info.fd_options = rte_cpu_to_le_16(cfg);
1686 : 0 : vsi_ctx.info.sw_id = hw->port_info->sw_id;
1687 : 0 : vsi_ctx.info.sw_flags2 = ICE_AQ_VSI_SW_FLAG_LAN_ENA;
1688 : 0 : ret = ice_vsi_config_tc_queue_mapping(vsi,
1689 : : &vsi_ctx.info,
1690 : : ICE_DEFAULT_TCMAP);
1691 [ # # ]: 0 : if (ret) {
1692 : 0 : PMD_INIT_LOG(ERR,
1693 : : "tc queue mapping with vsi failed, "
1694 : : "err = %d",
1695 : : ret);
1696 : 0 : goto fail_mem;
1697 : : }
1698 : : break;
1699 : 0 : default:
1700 : : /* for other types of VSI */
1701 : 0 : PMD_INIT_LOG(ERR, "other types of VSI not supported");
1702 : 0 : goto fail_mem;
1703 : : }
1704 : :
1705 : : /* VF has MSIX interrupt in VF range, don't allocate here */
1706 [ # # ]: 0 : if (type == ICE_VSI_PF) {
1707 : 0 : ret = ice_res_pool_alloc(&pf->msix_pool,
1708 : 0 : RTE_MIN(vsi->nb_qps,
1709 : : RTE_MAX_RXTX_INTR_VEC_ID));
1710 [ # # ]: 0 : if (ret < 0) {
1711 : 0 : PMD_INIT_LOG(ERR, "VSI MAIN %d get heap failed %d",
1712 : : vsi->vsi_id, ret);
1713 : : }
1714 : 0 : vsi->msix_intr = ret;
1715 : 0 : vsi->nb_msix = RTE_MIN(vsi->nb_qps, RTE_MAX_RXTX_INTR_VEC_ID);
1716 : : } else if (type == ICE_VSI_CTRL) {
1717 : 0 : ret = ice_res_pool_alloc(&pf->msix_pool, 1);
1718 [ # # ]: 0 : if (ret < 0) {
1719 : 0 : PMD_DRV_LOG(ERR, "VSI %d get heap failed %d",
1720 : : vsi->vsi_id, ret);
1721 : : }
1722 : 0 : vsi->msix_intr = ret;
1723 : 0 : vsi->nb_msix = 1;
1724 : : } else {
1725 : : vsi->msix_intr = 0;
1726 : : vsi->nb_msix = 0;
1727 : : }
1728 : 0 : ret = ice_add_vsi(hw, vsi->idx, &vsi_ctx, NULL);
1729 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
1730 : 0 : PMD_INIT_LOG(ERR, "add vsi failed, err = %d", ret);
1731 : 0 : goto fail_mem;
1732 : : }
1733 : : /* store vsi information is SW structure */
1734 : 0 : vsi->vsi_id = vsi_ctx.vsi_num;
1735 : 0 : vsi->info = vsi_ctx.info;
1736 : 0 : pf->vsis_allocated = vsi_ctx.vsis_allocd;
1737 : 0 : pf->vsis_unallocated = vsi_ctx.vsis_unallocated;
1738 : :
1739 [ # # ]: 0 : if (type == ICE_VSI_PF) {
1740 : : /* MAC configuration */
1741 : : rte_ether_addr_copy((struct rte_ether_addr *)
1742 : 0 : hw->port_info->mac.perm_addr,
1743 : : &pf->dev_addr);
1744 : :
1745 : : rte_ether_addr_copy(&pf->dev_addr, &mac_addr);
1746 : 0 : ret = ice_add_mac_filter(vsi, &mac_addr);
1747 [ # # ]: 0 : if (ret != ICE_SUCCESS)
1748 : 0 : PMD_INIT_LOG(ERR, "Failed to add dflt MAC filter");
1749 : :
1750 : : rte_ether_addr_copy(&broadcast, &mac_addr);
1751 : 0 : ret = ice_add_mac_filter(vsi, &mac_addr);
1752 [ # # ]: 0 : if (ret != ICE_SUCCESS)
1753 : 0 : PMD_INIT_LOG(ERR, "Failed to add MAC filter");
1754 : : }
1755 : :
1756 : : /* At the beginning, only TC0. */
1757 : : /* What we need here is the maximum number of the TX queues.
1758 : : * Currently vsi->nb_qps means it.
1759 : : * Correct it if any change.
1760 : : */
1761 : 0 : max_txqs[0] = vsi->nb_qps;
1762 : 0 : ret = ice_cfg_vsi_lan(hw->port_info, vsi->idx,
1763 : : tc_bitmap, max_txqs);
1764 [ # # ]: 0 : if (ret != ICE_SUCCESS)
1765 : 0 : PMD_INIT_LOG(ERR, "Failed to config vsi sched");
1766 : :
1767 : : return vsi;
1768 : 0 : fail_mem:
1769 : 0 : rte_free(vsi);
1770 : 0 : pf->next_vsi_idx--;
1771 : 0 : return NULL;
1772 : : }
1773 : :
1774 : : static int
1775 : 0 : ice_send_driver_ver(struct ice_hw *hw)
1776 : : {
1777 : : struct ice_driver_ver dv;
1778 : :
1779 : : /* we don't have driver version use 0 for dummy */
1780 : 0 : dv.major_ver = 0;
1781 : 0 : dv.minor_ver = 0;
1782 : 0 : dv.build_ver = 0;
1783 : 0 : dv.subbuild_ver = 0;
1784 : : strncpy((char *)dv.driver_string, "dpdk", sizeof(dv.driver_string));
1785 : :
1786 : 0 : return ice_aq_send_driver_ver(hw, &dv, NULL);
1787 : : }
1788 : :
1789 : : static int
1790 : 0 : ice_pf_setup(struct ice_pf *pf)
1791 : : {
1792 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1793 : : struct ice_vsi *vsi;
1794 : : uint16_t unused;
1795 : :
1796 : : /* Clear all stats counters */
1797 : 0 : pf->offset_loaded = false;
1798 : 0 : memset(&pf->stats, 0, sizeof(struct ice_hw_port_stats));
1799 : 0 : memset(&pf->stats_offset, 0, sizeof(struct ice_hw_port_stats));
1800 : 0 : memset(&pf->internal_stats, 0, sizeof(struct ice_eth_stats));
1801 : 0 : memset(&pf->internal_stats_offset, 0, sizeof(struct ice_eth_stats));
1802 : :
1803 : : /* force guaranteed filter pool for PF */
1804 : 0 : ice_alloc_fd_guar_item(hw, &unused,
1805 : 0 : hw->func_caps.fd_fltr_guar);
1806 : : /* force shared filter pool for PF */
1807 : 0 : ice_alloc_fd_shrd_item(hw, &unused,
1808 : 0 : hw->func_caps.fd_fltr_best_effort);
1809 : :
1810 : 0 : vsi = ice_setup_vsi(pf, ICE_VSI_PF);
1811 [ # # ]: 0 : if (!vsi) {
1812 : 0 : PMD_INIT_LOG(ERR, "Failed to add vsi for PF");
1813 : 0 : return -EINVAL;
1814 : : }
1815 : :
1816 : 0 : pf->main_vsi = vsi;
1817 : : rte_spinlock_init(&pf->link_lock);
1818 : :
1819 : 0 : return 0;
1820 : : }
1821 : :
1822 : : static enum ice_pkg_type
1823 : 0 : ice_load_pkg_type(struct ice_hw *hw)
1824 : : {
1825 : : enum ice_pkg_type package_type;
1826 : :
1827 : : /* store the activated package type (OS default or Comms) */
1828 [ # # ]: 0 : if (!strncmp((char *)hw->active_pkg_name, ICE_OS_DEFAULT_PKG_NAME,
1829 : : ICE_PKG_NAME_SIZE))
1830 : : package_type = ICE_PKG_TYPE_OS_DEFAULT;
1831 [ # # ]: 0 : else if (!strncmp((char *)hw->active_pkg_name, ICE_COMMS_PKG_NAME,
1832 : : ICE_PKG_NAME_SIZE))
1833 : : package_type = ICE_PKG_TYPE_COMMS;
1834 : : else
1835 : : package_type = ICE_PKG_TYPE_UNKNOWN;
1836 : :
1837 [ # # ]: 0 : PMD_INIT_LOG(NOTICE, "Active package is: %d.%d.%d.%d, %s (%s VLAN mode)",
1838 : : hw->active_pkg_ver.major, hw->active_pkg_ver.minor,
1839 : : hw->active_pkg_ver.update, hw->active_pkg_ver.draft,
1840 : : hw->active_pkg_name,
1841 : : ice_is_dvm_ena(hw) ? "double" : "single");
1842 : :
1843 : 0 : return package_type;
1844 : : }
1845 : :
1846 : 0 : int ice_load_pkg(struct ice_adapter *adapter, bool use_dsn, uint64_t dsn)
1847 : : {
1848 : 0 : struct ice_hw *hw = &adapter->hw;
1849 : : char pkg_file[ICE_MAX_PKG_FILENAME_SIZE];
1850 : : char opt_ddp_filename[ICE_MAX_PKG_FILENAME_SIZE];
1851 : : void *buf;
1852 : : size_t bufsz;
1853 : : int err;
1854 : :
1855 [ # # ]: 0 : if (!use_dsn)
1856 : 0 : goto no_dsn;
1857 : :
1858 : : memset(opt_ddp_filename, 0, ICE_MAX_PKG_FILENAME_SIZE);
1859 : : snprintf(opt_ddp_filename, ICE_MAX_PKG_FILENAME_SIZE,
1860 : : "ice-%016" PRIx64 ".pkg", dsn);
1861 : : strncpy(pkg_file, ICE_PKG_FILE_SEARCH_PATH_UPDATES,
1862 : : ICE_MAX_PKG_FILENAME_SIZE);
1863 : : strcat(pkg_file, opt_ddp_filename);
1864 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
1865 : 0 : goto load_fw;
1866 : :
1867 : : strncpy(pkg_file, ICE_PKG_FILE_SEARCH_PATH_DEFAULT,
1868 : : ICE_MAX_PKG_FILENAME_SIZE);
1869 : : strcat(pkg_file, opt_ddp_filename);
1870 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
1871 : 0 : goto load_fw;
1872 : :
1873 : 0 : no_dsn:
1874 : : strncpy(pkg_file, ICE_PKG_FILE_UPDATES, ICE_MAX_PKG_FILENAME_SIZE);
1875 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) == 0)
1876 : 0 : goto load_fw;
1877 : :
1878 : : strncpy(pkg_file, ICE_PKG_FILE_DEFAULT, ICE_MAX_PKG_FILENAME_SIZE);
1879 [ # # ]: 0 : if (rte_firmware_read(pkg_file, &buf, &bufsz) < 0) {
1880 : 0 : PMD_INIT_LOG(ERR, "failed to search file path\n");
1881 : 0 : return -1;
1882 : : }
1883 : :
1884 : 0 : load_fw:
1885 : 0 : PMD_INIT_LOG(DEBUG, "DDP package name: %s", pkg_file);
1886 : :
1887 : 0 : err = ice_copy_and_init_pkg(hw, buf, bufsz);
1888 [ # # ]: 0 : if (!ice_is_init_pkg_successful(err)) {
1889 : 0 : PMD_INIT_LOG(ERR, "ice_copy_and_init_hw failed: %d\n", err);
1890 : 0 : free(buf);
1891 : 0 : return -1;
1892 : : }
1893 : :
1894 : : /* store the loaded pkg type info */
1895 : 0 : adapter->active_pkg_type = ice_load_pkg_type(hw);
1896 : :
1897 : 0 : free(buf);
1898 : 0 : return 0;
1899 : : }
1900 : :
1901 : : static void
1902 : 0 : ice_base_queue_get(struct ice_pf *pf)
1903 : : {
1904 : : uint32_t reg;
1905 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
1906 : :
1907 : 0 : reg = ICE_READ_REG(hw, PFLAN_RX_QALLOC);
1908 [ # # ]: 0 : if (reg & PFLAN_RX_QALLOC_VALID_M) {
1909 : 0 : pf->base_queue = reg & PFLAN_RX_QALLOC_FIRSTQ_M;
1910 : : } else {
1911 : 0 : PMD_INIT_LOG(WARNING, "Failed to get Rx base queue"
1912 : : " index");
1913 : : }
1914 : 0 : }
1915 : :
1916 : : static int
1917 : 0 : parse_bool(const char *key, const char *value, void *args)
1918 : : {
1919 : : int *i = (int *)args;
1920 : : char *end;
1921 : : int num;
1922 : :
1923 : 0 : num = strtoul(value, &end, 10);
1924 : :
1925 [ # # ]: 0 : if (num != 0 && num != 1) {
1926 : 0 : PMD_DRV_LOG(WARNING, "invalid value:\"%s\" for key:\"%s\", "
1927 : : "value must be 0 or 1",
1928 : : value, key);
1929 : 0 : return -1;
1930 : : }
1931 : :
1932 : 0 : *i = num;
1933 : 0 : return 0;
1934 : : }
1935 : :
1936 : : static int
1937 : 0 : parse_u64(const char *key, const char *value, void *args)
1938 : : {
1939 : : u64 *num = (u64 *)args;
1940 : : u64 tmp;
1941 : :
1942 : 0 : errno = 0;
1943 : 0 : tmp = strtoull(value, NULL, 16);
1944 [ # # ]: 0 : if (errno) {
1945 : 0 : PMD_DRV_LOG(WARNING, "%s: \"%s\" is not a valid u64",
1946 : : key, value);
1947 : 0 : return -1;
1948 : : }
1949 : :
1950 : 0 : *num = tmp;
1951 : :
1952 : 0 : return 0;
1953 : : }
1954 : :
1955 : : static int
1956 : : lookup_pps_type(const char *pps_name)
1957 : : {
1958 : : static struct {
1959 : : const char *name;
1960 : : enum pps_type type;
1961 : : } pps_type_map[] = {
1962 : : { "pin", PPS_PIN },
1963 : : };
1964 : :
1965 : : uint32_t i;
1966 : :
1967 : : for (i = 0; i < RTE_DIM(pps_type_map); i++) {
1968 : 0 : if (strcmp(pps_name, pps_type_map[i].name) == 0)
1969 : 0 : return pps_type_map[i].type;
1970 : : }
1971 : :
1972 : : return -1;
1973 : : }
1974 : :
1975 : : static int
1976 : 0 : parse_pin_set(const char *input, int pps_type, struct ice_devargs *devargs)
1977 : : {
1978 : : const char *str = input;
1979 : 0 : char *end = NULL;
1980 : : uint32_t idx;
1981 : :
1982 [ # # ]: 0 : while (isblank(*str))
1983 : 0 : str++;
1984 : :
1985 [ # # ]: 0 : if (!isdigit(*str))
1986 : : return -1;
1987 : :
1988 [ # # ]: 0 : if (pps_type == PPS_PIN) {
1989 : 0 : idx = strtoul(str, &end, 10);
1990 [ # # # # ]: 0 : if (end == NULL || idx >= ICE_MAX_PIN_NUM)
1991 : : return -1;
1992 [ # # ]: 0 : while (isblank(*end))
1993 : 0 : end++;
1994 [ # # ]: 0 : if (*end != ']')
1995 : : return -1;
1996 : :
1997 : 0 : devargs->pin_idx = idx;
1998 : 0 : devargs->pps_out_ena = 1;
1999 : :
2000 : 0 : return 0;
2001 : : }
2002 : :
2003 : : return -1;
2004 : : }
2005 : :
2006 : : static int
2007 : 0 : parse_pps_out_parameter(const char *pins, struct ice_devargs *devargs)
2008 : : {
2009 : : const char *pin_start;
2010 : : uint32_t idx;
2011 : : int pps_type;
2012 : : char pps_name[32];
2013 : :
2014 [ # # ]: 0 : while (isblank(*pins))
2015 : 0 : pins++;
2016 : :
2017 : 0 : pins++;
2018 [ # # ]: 0 : while (isblank(*pins))
2019 : 0 : pins++;
2020 [ # # ]: 0 : if (*pins == '\0')
2021 : : return -1;
2022 : :
2023 : 0 : for (idx = 0; ; idx++) {
2024 [ # # # # ]: 0 : if (isblank(pins[idx]) ||
2025 [ # # ]: 0 : pins[idx] == ':' ||
2026 : : pins[idx] == '\0')
2027 : : break;
2028 : :
2029 : 0 : pps_name[idx] = pins[idx];
2030 : : }
2031 [ # # ]: 0 : pps_name[idx] = '\0';
2032 : : pps_type = lookup_pps_type(pps_name);
2033 [ # # ]: 0 : if (pps_type < 0)
2034 : : return -1;
2035 : :
2036 : : pins += idx;
2037 : :
2038 : 0 : pins += strcspn(pins, ":");
2039 [ # # ]: 0 : if (*pins++ != ':')
2040 : : return -1;
2041 [ # # ]: 0 : while (isblank(*pins))
2042 : 0 : pins++;
2043 : :
2044 : : pin_start = pins;
2045 : :
2046 : : while (isblank(*pins))
2047 : : pins++;
2048 : :
2049 [ # # ]: 0 : if (parse_pin_set(pin_start, pps_type, devargs) < 0)
2050 : 0 : return -1;
2051 : :
2052 : : return 0;
2053 : : }
2054 : :
2055 : : static int
2056 : 0 : handle_pps_out_arg(__rte_unused const char *key, const char *value,
2057 : : void *extra_args)
2058 : : {
2059 : : struct ice_devargs *devargs = extra_args;
2060 : :
2061 [ # # ]: 0 : if (value == NULL || extra_args == NULL)
2062 : : return -EINVAL;
2063 : :
2064 [ # # ]: 0 : if (parse_pps_out_parameter(value, devargs) < 0) {
2065 : 0 : PMD_DRV_LOG(ERR,
2066 : : "The GPIO pin parameter is wrong : '%s'",
2067 : : value);
2068 : 0 : return -1;
2069 : : }
2070 : :
2071 : : return 0;
2072 : : }
2073 : :
2074 : : static int
2075 : 0 : ice_parse_mbuf_check(__rte_unused const char *key, const char *value, void *args)
2076 : : {
2077 : : char *cur;
2078 : : char *tmp;
2079 : : int str_len;
2080 : : int valid_len;
2081 : :
2082 : : int ret = 0;
2083 : : uint64_t *mc_flags = args;
2084 : 0 : char *str2 = strdup(value);
2085 [ # # ]: 0 : if (str2 == NULL)
2086 : : return -1;
2087 : :
2088 : 0 : str_len = strlen(str2);
2089 [ # # ]: 0 : if (str_len == 0) {
2090 : : ret = -1;
2091 : 0 : goto err_end;
2092 : : }
2093 : :
2094 : : /* Try stripping the outer square brackets of the parameter string. */
2095 : : str_len = strlen(str2);
2096 [ # # # # ]: 0 : if (str2[0] == '[' && str2[str_len - 1] == ']') {
2097 [ # # ]: 0 : if (str_len < 3) {
2098 : : ret = -1;
2099 : 0 : goto err_end;
2100 : : }
2101 : 0 : valid_len = str_len - 2;
2102 : 0 : memmove(str2, str2 + 1, valid_len);
2103 : 0 : memset(str2 + valid_len, '\0', 2);
2104 : : }
2105 : :
2106 : 0 : cur = strtok_r(str2, ",", &tmp);
2107 [ # # ]: 0 : while (cur != NULL) {
2108 [ # # ]: 0 : if (!strcmp(cur, "mbuf"))
2109 : 0 : *mc_flags |= ICE_MBUF_CHECK_F_TX_MBUF;
2110 [ # # ]: 0 : else if (!strcmp(cur, "size"))
2111 : 0 : *mc_flags |= ICE_MBUF_CHECK_F_TX_SIZE;
2112 [ # # ]: 0 : else if (!strcmp(cur, "segment"))
2113 : 0 : *mc_flags |= ICE_MBUF_CHECK_F_TX_SEGMENT;
2114 [ # # ]: 0 : else if (!strcmp(cur, "offload"))
2115 : 0 : *mc_flags |= ICE_MBUF_CHECK_F_TX_OFFLOAD;
2116 : : else
2117 : 0 : PMD_DRV_LOG(ERR, "Unsupported diagnostic type: %s", cur);
2118 : 0 : cur = strtok_r(NULL, ",", &tmp);
2119 : : }
2120 : :
2121 : 0 : err_end:
2122 : 0 : free(str2);
2123 : 0 : return ret;
2124 : : }
2125 : :
2126 : 0 : static int ice_parse_devargs(struct rte_eth_dev *dev)
2127 : : {
2128 : 0 : struct ice_adapter *ad =
2129 : 0 : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2130 : 0 : struct rte_devargs *devargs = dev->device->devargs;
2131 : : struct rte_kvargs *kvlist;
2132 : : int ret;
2133 : :
2134 [ # # ]: 0 : if (devargs == NULL)
2135 : : return 0;
2136 : :
2137 : 0 : kvlist = rte_kvargs_parse(devargs->args, ice_valid_args);
2138 [ # # ]: 0 : if (kvlist == NULL) {
2139 : 0 : PMD_INIT_LOG(ERR, "Invalid kvargs key\n");
2140 : 0 : return -EINVAL;
2141 : : }
2142 : :
2143 : 0 : ad->devargs.proto_xtr_dflt = PROTO_XTR_NONE;
2144 : 0 : memset(ad->devargs.proto_xtr, PROTO_XTR_NONE,
2145 : : sizeof(ad->devargs.proto_xtr));
2146 : :
2147 : 0 : ret = rte_kvargs_process(kvlist, ICE_PROTO_XTR_ARG,
2148 : 0 : &handle_proto_xtr_arg, &ad->devargs);
2149 [ # # ]: 0 : if (ret)
2150 : 0 : goto bail;
2151 : :
2152 : 0 : ret = rte_kvargs_process(kvlist, ICE_FIELD_OFFS_ARG,
2153 : 0 : &handle_field_offs_arg, &ad->devargs.xtr_field_offs);
2154 [ # # ]: 0 : if (ret)
2155 : 0 : goto bail;
2156 : :
2157 : 0 : ret = rte_kvargs_process(kvlist, ICE_FIELD_NAME_ARG,
2158 : 0 : &handle_field_name_arg, &ad->devargs.xtr_field_name);
2159 [ # # ]: 0 : if (ret)
2160 : 0 : goto bail;
2161 : :
2162 : 0 : ret = rte_kvargs_process(kvlist, ICE_SAFE_MODE_SUPPORT_ARG,
2163 : 0 : &parse_bool, &ad->devargs.safe_mode_support);
2164 [ # # ]: 0 : if (ret)
2165 : 0 : goto bail;
2166 : :
2167 : 0 : ret = rte_kvargs_process(kvlist, ICE_DEFAULT_MAC_DISABLE,
2168 : 0 : &parse_bool, &ad->devargs.default_mac_disable);
2169 [ # # ]: 0 : if (ret)
2170 : 0 : goto bail;
2171 : :
2172 : 0 : ret = rte_kvargs_process(kvlist, ICE_HW_DEBUG_MASK_ARG,
2173 : 0 : &parse_u64, &ad->hw.debug_mask);
2174 [ # # ]: 0 : if (ret)
2175 : 0 : goto bail;
2176 : :
2177 : 0 : ret = rte_kvargs_process(kvlist, ICE_ONE_PPS_OUT_ARG,
2178 : : &handle_pps_out_arg, &ad->devargs);
2179 [ # # ]: 0 : if (ret)
2180 : 0 : goto bail;
2181 : :
2182 : 0 : ret = rte_kvargs_process(kvlist, ICE_MBUF_CHECK_ARG,
2183 : 0 : &ice_parse_mbuf_check, &ad->devargs.mbuf_check);
2184 [ # # ]: 0 : if (ret)
2185 : 0 : goto bail;
2186 : :
2187 : 0 : ret = rte_kvargs_process(kvlist, ICE_RX_LOW_LATENCY_ARG,
2188 : 0 : &parse_bool, &ad->devargs.rx_low_latency);
2189 : :
2190 : 0 : bail:
2191 : 0 : rte_kvargs_free(kvlist);
2192 : 0 : return ret;
2193 : : }
2194 : :
2195 : : /* Forward LLDP packets to default VSI by set switch rules */
2196 : : static int
2197 : 0 : ice_vsi_config_sw_lldp(struct ice_vsi *vsi, bool on)
2198 : : {
2199 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
2200 : : struct ice_fltr_list_entry *s_list_itr = NULL;
2201 : : struct LIST_HEAD_TYPE list_head;
2202 : : int ret = 0;
2203 : :
2204 : 0 : INIT_LIST_HEAD(&list_head);
2205 : :
2206 : : s_list_itr = (struct ice_fltr_list_entry *)
2207 : 0 : ice_malloc(hw, sizeof(*s_list_itr));
2208 [ # # ]: 0 : if (!s_list_itr)
2209 : : return -ENOMEM;
2210 : 0 : s_list_itr->fltr_info.lkup_type = ICE_SW_LKUP_ETHERTYPE;
2211 : 0 : s_list_itr->fltr_info.vsi_handle = vsi->idx;
2212 : 0 : s_list_itr->fltr_info.l_data.ethertype_mac.ethertype =
2213 : : RTE_ETHER_TYPE_LLDP;
2214 : 0 : s_list_itr->fltr_info.fltr_act = ICE_FWD_TO_VSI;
2215 : 0 : s_list_itr->fltr_info.flag = ICE_FLTR_RX;
2216 : 0 : s_list_itr->fltr_info.src_id = ICE_SRC_ID_LPORT;
2217 [ # # ]: 0 : LIST_ADD(&s_list_itr->list_entry, &list_head);
2218 [ # # ]: 0 : if (on)
2219 : 0 : ret = ice_add_eth_mac(hw, &list_head);
2220 : : else
2221 : 0 : ret = ice_remove_eth_mac(hw, &list_head);
2222 : :
2223 : 0 : rte_free(s_list_itr);
2224 : 0 : return ret;
2225 : : }
2226 : :
2227 : : static enum ice_status
2228 : 0 : ice_get_hw_res(struct ice_hw *hw, uint16_t res_type,
2229 : : uint16_t num, uint16_t desc_id,
2230 : : uint16_t *prof_buf, uint16_t *num_prof)
2231 : : {
2232 : : struct ice_aqc_res_elem *resp_buf;
2233 : : int ret;
2234 : : uint16_t buf_len;
2235 : : bool res_shared = 1;
2236 : : struct ice_aq_desc aq_desc;
2237 : : struct ice_sq_cd *cd = NULL;
2238 : : struct ice_aqc_get_allocd_res_desc *cmd =
2239 : : &aq_desc.params.get_res_desc;
2240 : :
2241 : 0 : buf_len = sizeof(*resp_buf) * num;
2242 : 0 : resp_buf = ice_malloc(hw, buf_len);
2243 [ # # ]: 0 : if (!resp_buf)
2244 : : return -ENOMEM;
2245 : :
2246 : 0 : ice_fill_dflt_direct_cmd_desc(&aq_desc,
2247 : : ice_aqc_opc_get_allocd_res_desc);
2248 : :
2249 : 0 : cmd->ops.cmd.res = CPU_TO_LE16(((res_type << ICE_AQC_RES_TYPE_S) &
2250 : : ICE_AQC_RES_TYPE_M) | (res_shared ?
2251 : : ICE_AQC_RES_TYPE_FLAG_SHARED : 0));
2252 : 0 : cmd->ops.cmd.first_desc = CPU_TO_LE16(desc_id);
2253 : :
2254 : 0 : ret = ice_aq_send_cmd(hw, &aq_desc, resp_buf, buf_len, cd);
2255 [ # # ]: 0 : if (!ret)
2256 : 0 : *num_prof = LE16_TO_CPU(cmd->ops.resp.num_desc);
2257 : : else
2258 : 0 : goto exit;
2259 : :
2260 [ # # ]: 0 : ice_memcpy(prof_buf, resp_buf, sizeof(*resp_buf) *
2261 : : (*num_prof), ICE_NONDMA_TO_NONDMA);
2262 : :
2263 : 0 : exit:
2264 : 0 : rte_free(resp_buf);
2265 : 0 : return ret;
2266 : : }
2267 : : static int
2268 : 0 : ice_cleanup_resource(struct ice_hw *hw, uint16_t res_type)
2269 : : {
2270 : : int ret;
2271 : : uint16_t prof_id;
2272 : : uint16_t prof_buf[ICE_MAX_RES_DESC_NUM];
2273 : : uint16_t first_desc = 1;
2274 : 0 : uint16_t num_prof = 0;
2275 : :
2276 : 0 : ret = ice_get_hw_res(hw, res_type, ICE_MAX_RES_DESC_NUM,
2277 : : first_desc, prof_buf, &num_prof);
2278 [ # # ]: 0 : if (ret) {
2279 : 0 : PMD_INIT_LOG(ERR, "Failed to get fxp resource");
2280 : 0 : return ret;
2281 : : }
2282 : :
2283 [ # # ]: 0 : for (prof_id = 0; prof_id < num_prof; prof_id++) {
2284 : 0 : ret = ice_free_hw_res(hw, res_type, 1, &prof_buf[prof_id]);
2285 [ # # ]: 0 : if (ret) {
2286 : 0 : PMD_INIT_LOG(ERR, "Failed to free fxp resource");
2287 : 0 : return ret;
2288 : : }
2289 : : }
2290 : : return 0;
2291 : : }
2292 : :
2293 : : static int
2294 : 0 : ice_reset_fxp_resource(struct ice_hw *hw)
2295 : : {
2296 : : int ret;
2297 : :
2298 : 0 : ret = ice_cleanup_resource(hw, ICE_AQC_RES_TYPE_FD_PROF_BLDR_PROFID);
2299 [ # # ]: 0 : if (ret) {
2300 : 0 : PMD_INIT_LOG(ERR, "Failed to clearup fdir resource");
2301 : 0 : return ret;
2302 : : }
2303 : :
2304 : 0 : ret = ice_cleanup_resource(hw, ICE_AQC_RES_TYPE_HASH_PROF_BLDR_PROFID);
2305 [ # # ]: 0 : if (ret) {
2306 : 0 : PMD_INIT_LOG(ERR, "Failed to clearup rss resource");
2307 : 0 : return ret;
2308 : : }
2309 : :
2310 : : return 0;
2311 : : }
2312 : :
2313 : : static void
2314 : : ice_rss_ctx_init(struct ice_pf *pf)
2315 : : {
2316 : 0 : memset(&pf->hash_ctx, 0, sizeof(pf->hash_ctx));
2317 : : }
2318 : :
2319 : : static uint64_t
2320 : : ice_get_supported_rxdid(struct ice_hw *hw)
2321 : : {
2322 : : uint64_t supported_rxdid = 0; /* bitmap for supported RXDID */
2323 : : uint32_t regval;
2324 : : int i;
2325 : :
2326 : : supported_rxdid |= BIT(ICE_RXDID_LEGACY_1);
2327 : :
2328 [ # # ]: 0 : for (i = ICE_RXDID_FLEX_NIC; i < ICE_FLEX_DESC_RXDID_MAX_NUM; i++) {
2329 : 0 : regval = ICE_READ_REG(hw, GLFLXP_RXDID_FLAGS(i, 0));
2330 : 0 : if ((regval >> GLFLXP_RXDID_FLAGS_FLEXIFLAG_4N_S)
2331 [ # # ]: 0 : & GLFLXP_RXDID_FLAGS_FLEXIFLAG_4N_M)
2332 : 0 : supported_rxdid |= BIT(i);
2333 : : }
2334 : : return supported_rxdid;
2335 : : }
2336 : :
2337 : : static int
2338 : 0 : ice_dev_init(struct rte_eth_dev *dev)
2339 : : {
2340 : : struct rte_pci_device *pci_dev;
2341 : : struct rte_intr_handle *intr_handle;
2342 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2343 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
2344 : : struct ice_adapter *ad =
2345 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2346 : : struct ice_vsi *vsi;
2347 : : int ret;
2348 : : #ifndef RTE_EXEC_ENV_WINDOWS
2349 : : off_t pos;
2350 : : uint32_t dsn_low, dsn_high;
2351 : : uint64_t dsn;
2352 : : bool use_dsn;
2353 : : #endif
2354 : :
2355 : 0 : dev->dev_ops = &ice_eth_dev_ops;
2356 : 0 : dev->rx_queue_count = ice_rx_queue_count;
2357 : 0 : dev->rx_descriptor_status = ice_rx_descriptor_status;
2358 : 0 : dev->tx_descriptor_status = ice_tx_descriptor_status;
2359 : 0 : dev->rx_pkt_burst = ice_recv_pkts;
2360 : 0 : dev->tx_pkt_burst = ice_xmit_pkts;
2361 : 0 : dev->tx_pkt_prepare = ice_prep_pkts;
2362 : :
2363 : : /* for secondary processes, we don't initialise any further as primary
2364 : : * has already done this work.
2365 : : */
2366 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY) {
2367 : 0 : ice_set_rx_function(dev);
2368 : 0 : ice_set_tx_function(dev);
2369 : 0 : return 0;
2370 : : }
2371 : :
2372 : 0 : dev->data->dev_flags |= RTE_ETH_DEV_AUTOFILL_QUEUE_XSTATS;
2373 : :
2374 : 0 : ice_set_default_ptype_table(dev);
2375 : 0 : pci_dev = RTE_DEV_TO_PCI(dev->device);
2376 : 0 : intr_handle = pci_dev->intr_handle;
2377 : :
2378 : 0 : pf->adapter = ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2379 : 0 : pf->dev_data = dev->data;
2380 : 0 : hw->back = pf->adapter;
2381 : 0 : hw->hw_addr = (uint8_t *)pci_dev->mem_resource[0].addr;
2382 : 0 : hw->vendor_id = pci_dev->id.vendor_id;
2383 : 0 : hw->device_id = pci_dev->id.device_id;
2384 : 0 : hw->subsystem_vendor_id = pci_dev->id.subsystem_vendor_id;
2385 : 0 : hw->subsystem_device_id = pci_dev->id.subsystem_device_id;
2386 : 0 : hw->bus.device = pci_dev->addr.devid;
2387 : 0 : hw->bus.func = pci_dev->addr.function;
2388 : :
2389 : 0 : ret = ice_parse_devargs(dev);
2390 [ # # ]: 0 : if (ret) {
2391 : 0 : PMD_INIT_LOG(ERR, "Failed to parse devargs");
2392 : 0 : return -EINVAL;
2393 : : }
2394 : :
2395 : : ice_init_controlq_parameter(hw);
2396 : :
2397 : 0 : ret = ice_init_hw(hw);
2398 [ # # ]: 0 : if (ret) {
2399 : 0 : PMD_INIT_LOG(ERR, "Failed to initialize HW");
2400 : 0 : return -EINVAL;
2401 : : }
2402 : :
2403 : : #ifndef RTE_EXEC_ENV_WINDOWS
2404 : : use_dsn = false;
2405 : : dsn = 0;
2406 : 0 : pos = rte_pci_find_ext_capability(pci_dev, RTE_PCI_EXT_CAP_ID_DSN);
2407 [ # # ]: 0 : if (pos) {
2408 [ # # # # ]: 0 : if (rte_pci_read_config(pci_dev, &dsn_low, 4, pos + 4) < 0 ||
2409 : 0 : rte_pci_read_config(pci_dev, &dsn_high, 4, pos + 8) < 0) {
2410 : 0 : PMD_INIT_LOG(ERR, "Failed to read pci config space\n");
2411 : : } else {
2412 : : use_dsn = true;
2413 : 0 : dsn = (uint64_t)dsn_high << 32 | dsn_low;
2414 : : }
2415 : : } else {
2416 : 0 : PMD_INIT_LOG(ERR, "Failed to read device serial number\n");
2417 : : }
2418 : :
2419 : 0 : ret = ice_load_pkg(pf->adapter, use_dsn, dsn);
2420 [ # # ]: 0 : if (ret == 0) {
2421 : 0 : ret = ice_init_hw_tbls(hw);
2422 [ # # ]: 0 : if (ret) {
2423 : 0 : PMD_INIT_LOG(ERR, "ice_init_hw_tbls failed: %d\n", ret);
2424 : 0 : rte_free(hw->pkg_copy);
2425 : : }
2426 : : }
2427 : :
2428 [ # # ]: 0 : if (ret) {
2429 [ # # ]: 0 : if (ad->devargs.safe_mode_support == 0) {
2430 : 0 : PMD_INIT_LOG(ERR, "Failed to load the DDP package,"
2431 : : "Use safe-mode-support=1 to enter Safe Mode");
2432 : 0 : goto err_init_fw;
2433 : : }
2434 : :
2435 : 0 : PMD_INIT_LOG(WARNING, "Failed to load the DDP package,"
2436 : : "Entering Safe Mode");
2437 : 0 : ad->is_safe_mode = 1;
2438 : : }
2439 : : #endif
2440 : :
2441 : 0 : PMD_INIT_LOG(INFO, "FW %d.%d.%05d API %d.%d",
2442 : : hw->fw_maj_ver, hw->fw_min_ver, hw->fw_build,
2443 : : hw->api_maj_ver, hw->api_min_ver);
2444 : :
2445 : 0 : ice_pf_sw_init(dev);
2446 : 0 : ret = ice_init_mac_address(dev);
2447 [ # # ]: 0 : if (ret) {
2448 : 0 : PMD_INIT_LOG(ERR, "Failed to initialize mac address");
2449 : 0 : goto err_init_mac;
2450 : : }
2451 : :
2452 : 0 : ret = ice_res_pool_init(&pf->msix_pool, 1,
2453 : 0 : hw->func_caps.common_cap.num_msix_vectors - 1);
2454 [ # # ]: 0 : if (ret) {
2455 : 0 : PMD_INIT_LOG(ERR, "Failed to init MSIX pool");
2456 : 0 : goto err_msix_pool_init;
2457 : : }
2458 : :
2459 : 0 : ret = ice_pf_setup(pf);
2460 [ # # ]: 0 : if (ret) {
2461 : 0 : PMD_INIT_LOG(ERR, "Failed to setup PF");
2462 : 0 : goto err_pf_setup;
2463 : : }
2464 : :
2465 : 0 : ret = ice_send_driver_ver(hw);
2466 [ # # ]: 0 : if (ret) {
2467 : 0 : PMD_INIT_LOG(ERR, "Failed to send driver version");
2468 : 0 : goto err_pf_setup;
2469 : : }
2470 : :
2471 : 0 : vsi = pf->main_vsi;
2472 : :
2473 : 0 : ret = ice_aq_stop_lldp(hw, true, false, NULL);
2474 [ # # ]: 0 : if (ret != ICE_SUCCESS)
2475 : 0 : PMD_INIT_LOG(DEBUG, "lldp has already stopped\n");
2476 : 0 : ret = ice_init_dcb(hw, true);
2477 [ # # ]: 0 : if (ret != ICE_SUCCESS)
2478 : 0 : PMD_INIT_LOG(DEBUG, "Failed to init DCB\n");
2479 : : /* Forward LLDP packets to default VSI */
2480 : 0 : ret = ice_vsi_config_sw_lldp(vsi, true);
2481 [ # # ]: 0 : if (ret != ICE_SUCCESS)
2482 : 0 : PMD_INIT_LOG(DEBUG, "Failed to cfg lldp\n");
2483 : : /* register callback func to eal lib */
2484 : 0 : rte_intr_callback_register(intr_handle,
2485 : : ice_interrupt_handler, dev);
2486 : :
2487 : : ice_pf_enable_irq0(hw);
2488 : :
2489 : : /* enable uio intr after callback register */
2490 : 0 : rte_intr_enable(intr_handle);
2491 : :
2492 : : /* get base queue pairs index in the device */
2493 : 0 : ice_base_queue_get(pf);
2494 : :
2495 : : /* Initialize RSS context for gtpu_eh */
2496 : : ice_rss_ctx_init(pf);
2497 : :
2498 : : /* Initialize TM configuration */
2499 : 0 : ice_tm_conf_init(dev);
2500 : :
2501 [ # # ]: 0 : if (ice_is_e810(hw))
2502 : 0 : hw->phy_cfg = ICE_PHY_E810;
2503 : : else
2504 : 0 : hw->phy_cfg = ICE_PHY_E822;
2505 : :
2506 [ # # ]: 0 : if (hw->phy_cfg == ICE_PHY_E822) {
2507 : 0 : ret = ice_start_phy_timer_e822(hw, hw->pf_id, true);
2508 [ # # ]: 0 : if (ret)
2509 : 0 : PMD_INIT_LOG(ERR, "Failed to start phy timer\n");
2510 : : }
2511 : :
2512 [ # # ]: 0 : if (!ad->is_safe_mode) {
2513 : 0 : ad->disabled_engine_mask |= BIT(ICE_FLOW_ENGINE_ACL);
2514 : 0 : ret = ice_flow_init(ad);
2515 [ # # ]: 0 : if (ret) {
2516 : 0 : PMD_INIT_LOG(ERR, "Failed to initialize flow");
2517 : 0 : goto err_flow_init;
2518 : : }
2519 : : }
2520 : :
2521 : 0 : ret = ice_reset_fxp_resource(hw);
2522 [ # # ]: 0 : if (ret) {
2523 : 0 : PMD_INIT_LOG(ERR, "Failed to reset fxp resource");
2524 : 0 : goto err_flow_init;
2525 : : }
2526 : :
2527 : 0 : pf->supported_rxdid = ice_get_supported_rxdid(hw);
2528 : :
2529 : : /* reset all stats of the device, including pf and main vsi */
2530 : 0 : ice_stats_reset(dev);
2531 : :
2532 : 0 : return 0;
2533 : :
2534 : 0 : err_flow_init:
2535 : 0 : ice_flow_uninit(ad);
2536 : 0 : rte_intr_disable(intr_handle);
2537 : : ice_pf_disable_irq0(hw);
2538 : 0 : rte_intr_callback_unregister(intr_handle,
2539 : : ice_interrupt_handler, dev);
2540 : 0 : err_pf_setup:
2541 : 0 : ice_res_pool_destroy(&pf->msix_pool);
2542 : 0 : err_msix_pool_init:
2543 : 0 : rte_free(dev->data->mac_addrs);
2544 : 0 : dev->data->mac_addrs = NULL;
2545 : 0 : err_init_mac:
2546 : 0 : rte_free(pf->proto_xtr);
2547 : : #ifndef RTE_EXEC_ENV_WINDOWS
2548 : 0 : err_init_fw:
2549 : : #endif
2550 : 0 : ice_deinit_hw(hw);
2551 : :
2552 : 0 : return ret;
2553 : : }
2554 : :
2555 : : int
2556 : 0 : ice_release_vsi(struct ice_vsi *vsi)
2557 : : {
2558 : : struct ice_hw *hw;
2559 : : struct ice_vsi_ctx vsi_ctx;
2560 : : enum ice_status ret;
2561 : : int error = 0;
2562 : :
2563 [ # # ]: 0 : if (!vsi)
2564 : : return error;
2565 : :
2566 : 0 : hw = ICE_VSI_TO_HW(vsi);
2567 : :
2568 : 0 : ice_remove_all_mac_vlan_filters(vsi);
2569 : :
2570 : : memset(&vsi_ctx, 0, sizeof(vsi_ctx));
2571 : :
2572 : 0 : vsi_ctx.vsi_num = vsi->vsi_id;
2573 : 0 : vsi_ctx.info = vsi->info;
2574 : 0 : ret = ice_free_vsi(hw, vsi->idx, &vsi_ctx, false, NULL);
2575 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
2576 : 0 : PMD_INIT_LOG(ERR, "Failed to free vsi by aq, %u", vsi->vsi_id);
2577 : : error = -1;
2578 : : }
2579 : :
2580 : 0 : rte_free(vsi->rss_lut);
2581 : 0 : rte_free(vsi->rss_key);
2582 : 0 : rte_free(vsi);
2583 : 0 : return error;
2584 : : }
2585 : :
2586 : : void
2587 : 0 : ice_vsi_disable_queues_intr(struct ice_vsi *vsi)
2588 : : {
2589 : 0 : struct rte_eth_dev *dev = &rte_eth_devices[vsi->adapter->pf.dev_data->port_id];
2590 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
2591 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
2592 : : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
2593 : : uint16_t msix_intr, i;
2594 : :
2595 : : /* disable interrupt and also clear all the exist config */
2596 [ # # ]: 0 : for (i = 0; i < vsi->nb_qps; i++) {
2597 : 0 : ICE_WRITE_REG(hw, QINT_TQCTL(vsi->base_queue + i), 0);
2598 : 0 : ICE_WRITE_REG(hw, QINT_RQCTL(vsi->base_queue + i), 0);
2599 : : rte_wmb();
2600 : : }
2601 : :
2602 [ # # ]: 0 : if (rte_intr_allow_others(intr_handle))
2603 : : /* vfio-pci */
2604 [ # # ]: 0 : for (i = 0; i < vsi->nb_msix; i++) {
2605 : 0 : msix_intr = vsi->msix_intr + i;
2606 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(msix_intr),
2607 : : GLINT_DYN_CTL_WB_ON_ITR_M);
2608 : : }
2609 : : else
2610 : : /* igb_uio */
2611 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(0), GLINT_DYN_CTL_WB_ON_ITR_M);
2612 : 0 : }
2613 : :
2614 : : static int
2615 : 0 : ice_dev_stop(struct rte_eth_dev *dev)
2616 : : {
2617 : 0 : struct rte_eth_dev_data *data = dev->data;
2618 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
2619 : 0 : struct ice_vsi *main_vsi = pf->main_vsi;
2620 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
2621 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
2622 : : uint16_t i;
2623 : :
2624 : : /* avoid stopping again */
2625 [ # # ]: 0 : if (pf->adapter_stopped)
2626 : : return 0;
2627 : :
2628 : : /* stop and clear all Rx queues */
2629 [ # # ]: 0 : for (i = 0; i < data->nb_rx_queues; i++)
2630 : 0 : ice_rx_queue_stop(dev, i);
2631 : :
2632 : : /* stop and clear all Tx queues */
2633 [ # # ]: 0 : for (i = 0; i < data->nb_tx_queues; i++)
2634 : 0 : ice_tx_queue_stop(dev, i);
2635 : :
2636 : : /* disable all queue interrupts */
2637 : 0 : ice_vsi_disable_queues_intr(main_vsi);
2638 : :
2639 [ # # ]: 0 : if (pf->init_link_up)
2640 : : ice_dev_set_link_up(dev);
2641 : : else
2642 : : ice_dev_set_link_down(dev);
2643 : :
2644 : : /* Clean datapath event and queue/vec mapping */
2645 : 0 : rte_intr_efd_disable(intr_handle);
2646 : 0 : rte_intr_vec_list_free(intr_handle);
2647 : :
2648 : 0 : pf->adapter_stopped = true;
2649 : 0 : dev->data->dev_started = 0;
2650 : :
2651 : 0 : return 0;
2652 : : }
2653 : :
2654 : : static int
2655 : 0 : ice_dev_close(struct rte_eth_dev *dev)
2656 : : {
2657 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
2658 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2659 : 0 : struct rte_pci_device *pci_dev = RTE_ETH_DEV_TO_PCI(dev);
2660 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
2661 : : struct ice_adapter *ad =
2662 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
2663 : : int ret;
2664 : : uint32_t val;
2665 : 0 : uint8_t timer = hw->func_caps.ts_func_info.tmr_index_owned;
2666 : 0 : uint32_t pin_idx = ad->devargs.pin_idx;
2667 : :
2668 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY)
2669 : : return 0;
2670 : :
2671 : : /* Since stop will make link down, then the link event will be
2672 : : * triggered, disable the irq firstly.
2673 : : */
2674 : : ice_pf_disable_irq0(hw);
2675 : :
2676 : : /* Unregister callback func from eal lib, use sync version to
2677 : : * make sure all active interrupt callbacks is done, then it's
2678 : : * safe to free all resources.
2679 : : */
2680 : 0 : rte_intr_callback_unregister_sync(intr_handle,
2681 : : ice_interrupt_handler, dev);
2682 : :
2683 : 0 : ret = ice_dev_stop(dev);
2684 : :
2685 [ # # ]: 0 : if (!ad->is_safe_mode)
2686 : 0 : ice_flow_uninit(ad);
2687 : :
2688 : : /* release all queue resource */
2689 : 0 : ice_free_queues(dev);
2690 : :
2691 : 0 : ice_res_pool_destroy(&pf->msix_pool);
2692 : 0 : ice_release_vsi(pf->main_vsi);
2693 : 0 : ice_sched_cleanup_all(hw);
2694 : 0 : ice_free_hw_tbls(hw);
2695 : 0 : rte_free(hw->port_info);
2696 : 0 : hw->port_info = NULL;
2697 : 0 : ice_shutdown_all_ctrlq(hw, true);
2698 : 0 : rte_free(pf->proto_xtr);
2699 : 0 : pf->proto_xtr = NULL;
2700 : :
2701 : : /* Uninit TM configuration */
2702 : 0 : ice_tm_conf_uninit(dev);
2703 : :
2704 [ # # ]: 0 : if (ad->devargs.pps_out_ena) {
2705 : 0 : ICE_WRITE_REG(hw, GLTSYN_AUX_OUT(pin_idx, timer), 0);
2706 : 0 : ICE_WRITE_REG(hw, GLTSYN_CLKO(pin_idx, timer), 0);
2707 : 0 : ICE_WRITE_REG(hw, GLTSYN_TGT_L(pin_idx, timer), 0);
2708 : 0 : ICE_WRITE_REG(hw, GLTSYN_TGT_H(pin_idx, timer), 0);
2709 : :
2710 : : val = GLGEN_GPIO_CTL_PIN_DIR_M;
2711 : 0 : ICE_WRITE_REG(hw, GLGEN_GPIO_CTL(pin_idx), val);
2712 : : }
2713 : :
2714 : : /* disable uio intr before callback unregister */
2715 : 0 : rte_intr_disable(intr_handle);
2716 : :
2717 : 0 : return ret;
2718 : : }
2719 : :
2720 : : static int
2721 : 0 : ice_dev_uninit(struct rte_eth_dev *dev)
2722 : : {
2723 : 0 : ice_dev_close(dev);
2724 : :
2725 : 0 : return 0;
2726 : : }
2727 : :
2728 : : static bool
2729 : : is_hash_cfg_valid(struct ice_rss_hash_cfg *cfg)
2730 : : {
2731 [ # # # # ]: 0 : return (cfg->hash_flds != 0 && cfg->addl_hdrs != 0) ? true : false;
2732 : : }
2733 : :
2734 : : static void
2735 : : hash_cfg_reset(struct ice_rss_hash_cfg *cfg)
2736 : : {
2737 : 0 : cfg->hash_flds = 0;
2738 : 0 : cfg->addl_hdrs = 0;
2739 : 0 : cfg->symm = 0;
2740 : 0 : cfg->hdr_type = ICE_RSS_OUTER_HEADERS;
2741 : 0 : }
2742 : :
2743 : : static int
2744 : 0 : ice_hash_moveout(struct ice_pf *pf, struct ice_rss_hash_cfg *cfg)
2745 : : {
2746 : : enum ice_status status = ICE_SUCCESS;
2747 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
2748 [ # # ]: 0 : struct ice_vsi *vsi = pf->main_vsi;
2749 : :
2750 [ # # ]: 0 : if (!is_hash_cfg_valid(cfg))
2751 : : return -ENOENT;
2752 : :
2753 : 0 : status = ice_rem_rss_cfg(hw, vsi->idx, cfg);
2754 [ # # ]: 0 : if (status && status != ICE_ERR_DOES_NOT_EXIST) {
2755 : 0 : PMD_DRV_LOG(ERR,
2756 : : "ice_rem_rss_cfg failed for VSI:%d, error:%d\n",
2757 : : vsi->idx, status);
2758 : 0 : return -EBUSY;
2759 : : }
2760 : :
2761 : : return 0;
2762 : : }
2763 : :
2764 : : static int
2765 : 0 : ice_hash_moveback(struct ice_pf *pf, struct ice_rss_hash_cfg *cfg)
2766 : : {
2767 : : enum ice_status status = ICE_SUCCESS;
2768 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
2769 [ # # ]: 0 : struct ice_vsi *vsi = pf->main_vsi;
2770 : :
2771 [ # # ]: 0 : if (!is_hash_cfg_valid(cfg))
2772 : : return -ENOENT;
2773 : :
2774 : 0 : status = ice_add_rss_cfg(hw, vsi->idx, cfg);
2775 [ # # ]: 0 : if (status) {
2776 : 0 : PMD_DRV_LOG(ERR,
2777 : : "ice_add_rss_cfg failed for VSI:%d, error:%d\n",
2778 : : vsi->idx, status);
2779 : 0 : return -EBUSY;
2780 : : }
2781 : :
2782 : : return 0;
2783 : : }
2784 : :
2785 : : static int
2786 : : ice_hash_remove(struct ice_pf *pf, struct ice_rss_hash_cfg *cfg)
2787 : : {
2788 : : int ret;
2789 : :
2790 : 0 : ret = ice_hash_moveout(pf, cfg);
2791 [ # # # # : 0 : if (ret && (ret != -ENOENT))
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # ]
2792 : : return ret;
2793 : :
2794 : : hash_cfg_reset(cfg);
2795 : :
2796 : 0 : return 0;
2797 : : }
2798 : :
2799 : : static int
2800 : 0 : ice_add_rss_cfg_pre_gtpu(struct ice_pf *pf, struct ice_hash_gtpu_ctx *ctx,
2801 : : u8 ctx_idx)
2802 : : {
2803 : : int ret;
2804 : :
2805 [ # # # # : 0 : switch (ctx_idx) {
# # # # ]
2806 : 0 : case ICE_HASH_GTPU_CTX_EH_IP:
2807 : 0 : ret = ice_hash_remove(pf,
2808 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
2809 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2810 : : return ret;
2811 : :
2812 : 0 : ret = ice_hash_remove(pf,
2813 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
2814 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2815 : : return ret;
2816 : :
2817 : 0 : ret = ice_hash_remove(pf,
2818 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
2819 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2820 : : return ret;
2821 : :
2822 : 0 : ret = ice_hash_remove(pf,
2823 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
2824 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2825 : : return ret;
2826 : :
2827 : 0 : ret = ice_hash_remove(pf,
2828 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
2829 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2830 : : return ret;
2831 : :
2832 : 0 : ret = ice_hash_remove(pf,
2833 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
2834 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2835 : : return ret;
2836 : :
2837 : 0 : ret = ice_hash_remove(pf,
2838 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
2839 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2840 : : return ret;
2841 : :
2842 : 0 : ret = ice_hash_remove(pf,
2843 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
2844 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2845 : 0 : return ret;
2846 : :
2847 : : break;
2848 : 0 : case ICE_HASH_GTPU_CTX_EH_IP_UDP:
2849 : 0 : ret = ice_hash_remove(pf,
2850 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
2851 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2852 : : return ret;
2853 : :
2854 : 0 : ret = ice_hash_remove(pf,
2855 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
2856 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2857 : : return ret;
2858 : :
2859 : 0 : ret = ice_hash_moveout(pf,
2860 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
2861 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2862 : : return ret;
2863 : :
2864 : 0 : ret = ice_hash_moveout(pf,
2865 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
2866 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2867 : : return ret;
2868 : :
2869 : 0 : ret = ice_hash_moveout(pf,
2870 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
2871 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2872 : : return ret;
2873 : :
2874 : 0 : ret = ice_hash_moveout(pf,
2875 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
2876 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2877 : 0 : return ret;
2878 : :
2879 : : break;
2880 : 0 : case ICE_HASH_GTPU_CTX_EH_IP_TCP:
2881 : 0 : ret = ice_hash_remove(pf,
2882 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
2883 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2884 : : return ret;
2885 : :
2886 : 0 : ret = ice_hash_remove(pf,
2887 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
2888 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2889 : : return ret;
2890 : :
2891 : 0 : ret = ice_hash_moveout(pf,
2892 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
2893 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2894 : : return ret;
2895 : :
2896 : 0 : ret = ice_hash_moveout(pf,
2897 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
2898 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2899 : : return ret;
2900 : :
2901 : 0 : ret = ice_hash_moveout(pf,
2902 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
2903 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2904 : : return ret;
2905 : :
2906 : 0 : ret = ice_hash_moveout(pf,
2907 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
2908 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2909 : 0 : return ret;
2910 : :
2911 : : break;
2912 : 0 : case ICE_HASH_GTPU_CTX_UP_IP:
2913 : 0 : ret = ice_hash_remove(pf,
2914 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
2915 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2916 : : return ret;
2917 : :
2918 : 0 : ret = ice_hash_remove(pf,
2919 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
2920 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2921 : : return ret;
2922 : :
2923 : 0 : ret = ice_hash_moveout(pf,
2924 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
2925 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2926 : : return ret;
2927 : :
2928 : 0 : ret = ice_hash_moveout(pf,
2929 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
2930 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2931 : : return ret;
2932 : :
2933 : 0 : ret = ice_hash_moveout(pf,
2934 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
2935 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2936 : 0 : return ret;
2937 : :
2938 : : break;
2939 : 0 : case ICE_HASH_GTPU_CTX_UP_IP_UDP:
2940 : : case ICE_HASH_GTPU_CTX_UP_IP_TCP:
2941 : 0 : ret = ice_hash_moveout(pf,
2942 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
2943 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2944 : : return ret;
2945 : :
2946 : 0 : ret = ice_hash_moveout(pf,
2947 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
2948 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2949 : : return ret;
2950 : :
2951 : 0 : ret = ice_hash_moveout(pf,
2952 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
2953 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2954 : 0 : return ret;
2955 : :
2956 : : break;
2957 : 0 : case ICE_HASH_GTPU_CTX_DW_IP:
2958 : 0 : ret = ice_hash_remove(pf,
2959 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
2960 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2961 : : return ret;
2962 : :
2963 : 0 : ret = ice_hash_remove(pf,
2964 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
2965 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2966 : : return ret;
2967 : :
2968 : 0 : ret = ice_hash_moveout(pf,
2969 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
2970 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2971 : : return ret;
2972 : :
2973 : 0 : ret = ice_hash_moveout(pf,
2974 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
2975 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2976 : : return ret;
2977 : :
2978 : 0 : ret = ice_hash_moveout(pf,
2979 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
2980 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2981 : 0 : return ret;
2982 : :
2983 : : break;
2984 : 0 : case ICE_HASH_GTPU_CTX_DW_IP_UDP:
2985 : : case ICE_HASH_GTPU_CTX_DW_IP_TCP:
2986 : 0 : ret = ice_hash_moveout(pf,
2987 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
2988 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2989 : : return ret;
2990 : :
2991 : 0 : ret = ice_hash_moveout(pf,
2992 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
2993 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2994 : : return ret;
2995 : :
2996 : 0 : ret = ice_hash_moveout(pf,
2997 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
2998 [ # # ]: 0 : if (ret && (ret != -ENOENT))
2999 : 0 : return ret;
3000 : :
3001 : : break;
3002 : : default:
3003 : : break;
3004 : : }
3005 : :
3006 : : return 0;
3007 : : }
3008 : :
3009 : 0 : static u8 calc_gtpu_ctx_idx(uint32_t hdr)
3010 : : {
3011 : : u8 eh_idx, ip_idx;
3012 : :
3013 [ # # ]: 0 : if (hdr & ICE_FLOW_SEG_HDR_GTPU_EH)
3014 : : eh_idx = 0;
3015 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_GTPU_UP)
3016 : : eh_idx = 1;
3017 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_GTPU_DWN)
3018 : : eh_idx = 2;
3019 : : else
3020 : : return ICE_HASH_GTPU_CTX_MAX;
3021 : :
3022 : : ip_idx = 0;
3023 [ # # ]: 0 : if (hdr & ICE_FLOW_SEG_HDR_UDP)
3024 : : ip_idx = 1;
3025 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_TCP)
3026 : : ip_idx = 2;
3027 : :
3028 [ # # ]: 0 : if (hdr & (ICE_FLOW_SEG_HDR_IPV4 | ICE_FLOW_SEG_HDR_IPV6))
3029 : 0 : return eh_idx * 3 + ip_idx;
3030 : : else
3031 : : return ICE_HASH_GTPU_CTX_MAX;
3032 : : }
3033 : :
3034 : : static int
3035 : 0 : ice_add_rss_cfg_pre(struct ice_pf *pf, uint32_t hdr)
3036 : : {
3037 : 0 : u8 gtpu_ctx_idx = calc_gtpu_ctx_idx(hdr);
3038 : :
3039 [ # # ]: 0 : if (hdr & ICE_FLOW_SEG_HDR_IPV4)
3040 : 0 : return ice_add_rss_cfg_pre_gtpu(pf, &pf->hash_ctx.gtpu4,
3041 : : gtpu_ctx_idx);
3042 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_IPV6)
3043 : 0 : return ice_add_rss_cfg_pre_gtpu(pf, &pf->hash_ctx.gtpu6,
3044 : : gtpu_ctx_idx);
3045 : :
3046 : : return 0;
3047 : : }
3048 : :
3049 : : static int
3050 : 0 : ice_add_rss_cfg_post_gtpu(struct ice_pf *pf, struct ice_hash_gtpu_ctx *ctx,
3051 : : u8 ctx_idx, struct ice_rss_hash_cfg *cfg)
3052 : : {
3053 : : int ret;
3054 : :
3055 [ # # ]: 0 : if (ctx_idx < ICE_HASH_GTPU_CTX_MAX)
3056 : 0 : ctx->ctx[ctx_idx] = *cfg;
3057 : :
3058 [ # # # # ]: 0 : switch (ctx_idx) {
3059 : : case ICE_HASH_GTPU_CTX_EH_IP:
3060 : : break;
3061 : 0 : case ICE_HASH_GTPU_CTX_EH_IP_UDP:
3062 : 0 : ret = ice_hash_moveback(pf,
3063 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
3064 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3065 : : return ret;
3066 : :
3067 : 0 : ret = ice_hash_moveback(pf,
3068 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_TCP]);
3069 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3070 : : return ret;
3071 : :
3072 : 0 : ret = ice_hash_moveback(pf,
3073 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
3074 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3075 : : return ret;
3076 : :
3077 : 0 : ret = ice_hash_moveback(pf,
3078 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_TCP]);
3079 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3080 : 0 : return ret;
3081 : :
3082 : : break;
3083 : 0 : case ICE_HASH_GTPU_CTX_EH_IP_TCP:
3084 : 0 : ret = ice_hash_moveback(pf,
3085 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP]);
3086 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3087 : : return ret;
3088 : :
3089 : 0 : ret = ice_hash_moveback(pf,
3090 : : &ctx->ctx[ICE_HASH_GTPU_CTX_UP_IP_UDP]);
3091 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3092 : : return ret;
3093 : :
3094 : 0 : ret = ice_hash_moveback(pf,
3095 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP]);
3096 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3097 : : return ret;
3098 : :
3099 : 0 : ret = ice_hash_moveback(pf,
3100 : : &ctx->ctx[ICE_HASH_GTPU_CTX_DW_IP_UDP]);
3101 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3102 : 0 : return ret;
3103 : :
3104 : : break;
3105 : 0 : case ICE_HASH_GTPU_CTX_UP_IP:
3106 : : case ICE_HASH_GTPU_CTX_UP_IP_UDP:
3107 : : case ICE_HASH_GTPU_CTX_UP_IP_TCP:
3108 : : case ICE_HASH_GTPU_CTX_DW_IP:
3109 : : case ICE_HASH_GTPU_CTX_DW_IP_UDP:
3110 : : case ICE_HASH_GTPU_CTX_DW_IP_TCP:
3111 : 0 : ret = ice_hash_moveback(pf,
3112 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP]);
3113 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3114 : : return ret;
3115 : :
3116 : 0 : ret = ice_hash_moveback(pf,
3117 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_UDP]);
3118 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3119 : : return ret;
3120 : :
3121 : 0 : ret = ice_hash_moveback(pf,
3122 : : &ctx->ctx[ICE_HASH_GTPU_CTX_EH_IP_TCP]);
3123 [ # # ]: 0 : if (ret && (ret != -ENOENT))
3124 : 0 : return ret;
3125 : :
3126 : : break;
3127 : : default:
3128 : : break;
3129 : : }
3130 : :
3131 : : return 0;
3132 : : }
3133 : :
3134 : : static int
3135 : 0 : ice_add_rss_cfg_post(struct ice_pf *pf, struct ice_rss_hash_cfg *cfg)
3136 : : {
3137 : 0 : u8 gtpu_ctx_idx = calc_gtpu_ctx_idx(cfg->addl_hdrs);
3138 : :
3139 [ # # ]: 0 : if (cfg->addl_hdrs & ICE_FLOW_SEG_HDR_IPV4)
3140 : 0 : return ice_add_rss_cfg_post_gtpu(pf, &pf->hash_ctx.gtpu4,
3141 : : gtpu_ctx_idx, cfg);
3142 [ # # ]: 0 : else if (cfg->addl_hdrs & ICE_FLOW_SEG_HDR_IPV6)
3143 : 0 : return ice_add_rss_cfg_post_gtpu(pf, &pf->hash_ctx.gtpu6,
3144 : : gtpu_ctx_idx, cfg);
3145 : :
3146 : : return 0;
3147 : : }
3148 : :
3149 : : static void
3150 : 0 : ice_rem_rss_cfg_post(struct ice_pf *pf, uint32_t hdr)
3151 : : {
3152 : 0 : u8 gtpu_ctx_idx = calc_gtpu_ctx_idx(hdr);
3153 : :
3154 [ # # ]: 0 : if (gtpu_ctx_idx >= ICE_HASH_GTPU_CTX_MAX)
3155 : : return;
3156 : :
3157 [ # # ]: 0 : if (hdr & ICE_FLOW_SEG_HDR_IPV4)
3158 : 0 : hash_cfg_reset(&pf->hash_ctx.gtpu4.ctx[gtpu_ctx_idx]);
3159 [ # # ]: 0 : else if (hdr & ICE_FLOW_SEG_HDR_IPV6)
3160 : 0 : hash_cfg_reset(&pf->hash_ctx.gtpu6.ctx[gtpu_ctx_idx]);
3161 : : }
3162 : :
3163 : : int
3164 : 0 : ice_rem_rss_cfg_wrap(struct ice_pf *pf, uint16_t vsi_id,
3165 : : struct ice_rss_hash_cfg *cfg)
3166 : : {
3167 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3168 : : int ret;
3169 : :
3170 : 0 : ret = ice_rem_rss_cfg(hw, vsi_id, cfg);
3171 [ # # ]: 0 : if (ret && ret != ICE_ERR_DOES_NOT_EXIST)
3172 : 0 : PMD_DRV_LOG(ERR, "remove rss cfg failed\n");
3173 : :
3174 : 0 : ice_rem_rss_cfg_post(pf, cfg->addl_hdrs);
3175 : :
3176 : 0 : return 0;
3177 : : }
3178 : :
3179 : : int
3180 : 0 : ice_add_rss_cfg_wrap(struct ice_pf *pf, uint16_t vsi_id,
3181 : : struct ice_rss_hash_cfg *cfg)
3182 : : {
3183 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3184 : : int ret;
3185 : :
3186 : 0 : ret = ice_add_rss_cfg_pre(pf, cfg->addl_hdrs);
3187 [ # # ]: 0 : if (ret)
3188 : 0 : PMD_DRV_LOG(ERR, "add rss cfg pre failed\n");
3189 : :
3190 : 0 : ret = ice_add_rss_cfg(hw, vsi_id, cfg);
3191 [ # # ]: 0 : if (ret)
3192 : 0 : PMD_DRV_LOG(ERR, "add rss cfg failed\n");
3193 : :
3194 : 0 : ret = ice_add_rss_cfg_post(pf, cfg);
3195 [ # # ]: 0 : if (ret)
3196 : 0 : PMD_DRV_LOG(ERR, "add rss cfg post failed\n");
3197 : :
3198 : 0 : return 0;
3199 : : }
3200 : :
3201 : : static void
3202 : 0 : ice_rss_hash_set(struct ice_pf *pf, uint64_t rss_hf)
3203 : : {
3204 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3205 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3206 : : struct ice_rss_hash_cfg cfg;
3207 : : int ret;
3208 : :
3209 : : #define ICE_RSS_HF_ALL ( \
3210 : : RTE_ETH_RSS_IPV4 | \
3211 : : RTE_ETH_RSS_IPV6 | \
3212 : : RTE_ETH_RSS_NONFRAG_IPV4_UDP | \
3213 : : RTE_ETH_RSS_NONFRAG_IPV6_UDP | \
3214 : : RTE_ETH_RSS_NONFRAG_IPV4_TCP | \
3215 : : RTE_ETH_RSS_NONFRAG_IPV6_TCP | \
3216 : : RTE_ETH_RSS_NONFRAG_IPV4_SCTP | \
3217 : : RTE_ETH_RSS_NONFRAG_IPV6_SCTP)
3218 : :
3219 : 0 : ret = ice_rem_vsi_rss_cfg(hw, vsi->idx);
3220 [ # # ]: 0 : if (ret)
3221 : 0 : PMD_DRV_LOG(ERR, "%s Remove rss vsi fail %d",
3222 : : __func__, ret);
3223 : :
3224 : 0 : cfg.symm = 0;
3225 : 0 : cfg.hdr_type = ICE_RSS_OUTER_HEADERS;
3226 : : /* Configure RSS for IPv4 with src/dst addr as input set */
3227 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV4) {
3228 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_IPV4 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3229 : 0 : cfg.hash_flds = ICE_FLOW_HASH_IPV4;
3230 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3231 [ # # ]: 0 : if (ret)
3232 : 0 : PMD_DRV_LOG(ERR, "%s IPV4 rss flow fail %d",
3233 : : __func__, ret);
3234 : : }
3235 : :
3236 : : /* Configure RSS for IPv6 with src/dst addr as input set */
3237 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV6) {
3238 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_IPV6 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3239 : 0 : cfg.hash_flds = ICE_FLOW_HASH_IPV6;
3240 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3241 [ # # ]: 0 : if (ret)
3242 : 0 : PMD_DRV_LOG(ERR, "%s IPV6 rss flow fail %d",
3243 : : __func__, ret);
3244 : : }
3245 : :
3246 : : /* Configure RSS for udp4 with src/dst addr and port as input set */
3247 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_UDP) {
3248 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_UDP | ICE_FLOW_SEG_HDR_IPV4 |
3249 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3250 : 0 : cfg.hash_flds = ICE_HASH_UDP_IPV4;
3251 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3252 [ # # ]: 0 : if (ret)
3253 : 0 : PMD_DRV_LOG(ERR, "%s UDP_IPV4 rss flow fail %d",
3254 : : __func__, ret);
3255 : : }
3256 : :
3257 : : /* Configure RSS for udp6 with src/dst addr and port as input set */
3258 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_UDP) {
3259 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_UDP | ICE_FLOW_SEG_HDR_IPV6 |
3260 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3261 : 0 : cfg.hash_flds = ICE_HASH_UDP_IPV6;
3262 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3263 [ # # ]: 0 : if (ret)
3264 : 0 : PMD_DRV_LOG(ERR, "%s UDP_IPV6 rss flow fail %d",
3265 : : __func__, ret);
3266 : : }
3267 : :
3268 : : /* Configure RSS for tcp4 with src/dst addr and port as input set */
3269 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_TCP) {
3270 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_TCP | ICE_FLOW_SEG_HDR_IPV4 |
3271 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3272 : 0 : cfg.hash_flds = ICE_HASH_TCP_IPV4;
3273 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3274 [ # # ]: 0 : if (ret)
3275 : 0 : PMD_DRV_LOG(ERR, "%s TCP_IPV4 rss flow fail %d",
3276 : : __func__, ret);
3277 : : }
3278 : :
3279 : : /* Configure RSS for tcp6 with src/dst addr and port as input set */
3280 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_TCP) {
3281 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_TCP | ICE_FLOW_SEG_HDR_IPV6 |
3282 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3283 : 0 : cfg.hash_flds = ICE_HASH_TCP_IPV6;
3284 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3285 [ # # ]: 0 : if (ret)
3286 : 0 : PMD_DRV_LOG(ERR, "%s TCP_IPV6 rss flow fail %d",
3287 : : __func__, ret);
3288 : : }
3289 : :
3290 : : /* Configure RSS for sctp4 with src/dst addr and port as input set */
3291 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_SCTP) {
3292 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_SCTP | ICE_FLOW_SEG_HDR_IPV4 |
3293 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3294 : 0 : cfg.hash_flds = ICE_HASH_SCTP_IPV4;
3295 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3296 [ # # ]: 0 : if (ret)
3297 : 0 : PMD_DRV_LOG(ERR, "%s SCTP_IPV4 rss flow fail %d",
3298 : : __func__, ret);
3299 : : }
3300 : :
3301 : : /* Configure RSS for sctp6 with src/dst addr and port as input set */
3302 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_SCTP) {
3303 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_SCTP | ICE_FLOW_SEG_HDR_IPV6 |
3304 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3305 : 0 : cfg.hash_flds = ICE_HASH_SCTP_IPV6;
3306 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3307 [ # # ]: 0 : if (ret)
3308 : 0 : PMD_DRV_LOG(ERR, "%s SCTP_IPV6 rss flow fail %d",
3309 : : __func__, ret);
3310 : : }
3311 : :
3312 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV4) {
3313 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_IPV4 |
3314 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3315 : 0 : cfg.hash_flds = ICE_FLOW_HASH_IPV4;
3316 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3317 [ # # ]: 0 : if (ret)
3318 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV4 rss flow fail %d",
3319 : : __func__, ret);
3320 : : }
3321 : :
3322 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_IPV6) {
3323 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_IPV6 |
3324 : : ICE_FLOW_SEG_HDR_IPV_OTHER;
3325 : 0 : cfg.hash_flds = ICE_FLOW_HASH_IPV6;
3326 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3327 [ # # ]: 0 : if (ret)
3328 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV6 rss flow fail %d",
3329 : : __func__, ret);
3330 : : }
3331 : :
3332 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_UDP) {
3333 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_UDP |
3334 : : ICE_FLOW_SEG_HDR_IPV4 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3335 : 0 : cfg.hash_flds = ICE_HASH_UDP_IPV4;
3336 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3337 [ # # ]: 0 : if (ret)
3338 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV4_UDP rss flow fail %d",
3339 : : __func__, ret);
3340 : : }
3341 : :
3342 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_UDP) {
3343 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_UDP |
3344 : : ICE_FLOW_SEG_HDR_IPV6 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3345 : 0 : cfg.hash_flds = ICE_HASH_UDP_IPV6;
3346 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3347 [ # # ]: 0 : if (ret)
3348 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV6_UDP rss flow fail %d",
3349 : : __func__, ret);
3350 : : }
3351 : :
3352 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV4_TCP) {
3353 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_TCP |
3354 : : ICE_FLOW_SEG_HDR_IPV4 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3355 : 0 : cfg.hash_flds = ICE_HASH_TCP_IPV4;
3356 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3357 [ # # ]: 0 : if (ret)
3358 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV4_TCP rss flow fail %d",
3359 : : __func__, ret);
3360 : : }
3361 : :
3362 [ # # ]: 0 : if (rss_hf & RTE_ETH_RSS_NONFRAG_IPV6_TCP) {
3363 : 0 : cfg.addl_hdrs = ICE_FLOW_SEG_HDR_PPPOE | ICE_FLOW_SEG_HDR_TCP |
3364 : : ICE_FLOW_SEG_HDR_IPV6 | ICE_FLOW_SEG_HDR_IPV_OTHER;
3365 : 0 : cfg.hash_flds = ICE_HASH_TCP_IPV6;
3366 : 0 : ret = ice_add_rss_cfg_wrap(pf, vsi->idx, &cfg);
3367 [ # # ]: 0 : if (ret)
3368 : 0 : PMD_DRV_LOG(ERR, "%s PPPoE_IPV6_TCP rss flow fail %d",
3369 : : __func__, ret);
3370 : : }
3371 : :
3372 : 0 : pf->rss_hf = rss_hf & ICE_RSS_HF_ALL;
3373 : 0 : }
3374 : :
3375 : : static void
3376 : 0 : ice_get_default_rss_key(uint8_t *rss_key, uint32_t rss_key_size)
3377 : : {
3378 : : static struct ice_aqc_get_set_rss_keys default_key;
3379 : : static bool default_key_done;
3380 : : uint8_t *key = (uint8_t *)&default_key;
3381 : : size_t i;
3382 : :
3383 [ # # ]: 0 : if (rss_key_size > sizeof(default_key)) {
3384 : 0 : PMD_DRV_LOG(WARNING,
3385 : : "requested size %u is larger than default %zu, "
3386 : : "only %zu bytes are gotten for key\n",
3387 : : rss_key_size, sizeof(default_key),
3388 : : sizeof(default_key));
3389 : : }
3390 : :
3391 [ # # ]: 0 : if (!default_key_done) {
3392 : : /* Calculate the default hash key */
3393 [ # # ]: 0 : for (i = 0; i < sizeof(default_key); i++)
3394 : 0 : key[i] = (uint8_t)rte_rand();
3395 : 0 : default_key_done = true;
3396 : : }
3397 [ # # ]: 0 : rte_memcpy(rss_key, key, RTE_MIN(rss_key_size, sizeof(default_key)));
3398 : 0 : }
3399 : :
3400 : 0 : static int ice_init_rss(struct ice_pf *pf)
3401 : : {
3402 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3403 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3404 : 0 : struct rte_eth_dev_data *dev_data = pf->dev_data;
3405 : : struct ice_aq_get_set_rss_lut_params lut_params;
3406 : : struct rte_eth_rss_conf *rss_conf;
3407 : : struct ice_aqc_get_set_rss_keys key;
3408 : : uint16_t i, nb_q;
3409 : : int ret = 0;
3410 : 0 : bool is_safe_mode = pf->adapter->is_safe_mode;
3411 : : uint32_t reg;
3412 : :
3413 : : rss_conf = &dev_data->dev_conf.rx_adv_conf.rss_conf;
3414 : 0 : nb_q = dev_data->nb_rx_queues;
3415 : 0 : vsi->rss_key_size = ICE_AQC_GET_SET_RSS_KEY_DATA_RSS_KEY_SIZE +
3416 : : ICE_AQC_GET_SET_RSS_KEY_DATA_HASH_KEY_SIZE;
3417 : 0 : vsi->rss_lut_size = pf->hash_lut_size;
3418 : :
3419 [ # # ]: 0 : if (nb_q == 0) {
3420 : 0 : PMD_DRV_LOG(WARNING,
3421 : : "RSS is not supported as rx queues number is zero\n");
3422 : 0 : return 0;
3423 : : }
3424 : :
3425 [ # # ]: 0 : if (is_safe_mode) {
3426 : 0 : PMD_DRV_LOG(WARNING, "RSS is not supported in safe mode\n");
3427 : 0 : return 0;
3428 : : }
3429 : :
3430 [ # # ]: 0 : if (!vsi->rss_key) {
3431 : 0 : vsi->rss_key = rte_zmalloc(NULL,
3432 : : vsi->rss_key_size, 0);
3433 [ # # ]: 0 : if (vsi->rss_key == NULL) {
3434 : 0 : PMD_DRV_LOG(ERR, "Failed to allocate memory for rss_key");
3435 : 0 : return -ENOMEM;
3436 : : }
3437 : : }
3438 [ # # ]: 0 : if (!vsi->rss_lut) {
3439 : 0 : vsi->rss_lut = rte_zmalloc(NULL,
3440 : 0 : vsi->rss_lut_size, 0);
3441 [ # # ]: 0 : if (vsi->rss_lut == NULL) {
3442 : 0 : PMD_DRV_LOG(ERR, "Failed to allocate memory for rss_key");
3443 : 0 : rte_free(vsi->rss_key);
3444 : 0 : vsi->rss_key = NULL;
3445 : 0 : return -ENOMEM;
3446 : : }
3447 : : }
3448 : : /* configure RSS key */
3449 [ # # ]: 0 : if (!rss_conf->rss_key)
3450 : 0 : ice_get_default_rss_key(vsi->rss_key, vsi->rss_key_size);
3451 : : else
3452 : 0 : rte_memcpy(vsi->rss_key, rss_conf->rss_key,
3453 [ # # ]: 0 : RTE_MIN(rss_conf->rss_key_len,
3454 : : vsi->rss_key_size));
3455 : :
3456 [ # # ]: 0 : rte_memcpy(key.standard_rss_key, vsi->rss_key,
3457 : : ICE_AQC_GET_SET_RSS_KEY_DATA_RSS_KEY_SIZE);
3458 : : rte_memcpy(key.extended_hash_key,
3459 [ # # ]: 0 : &vsi->rss_key[ICE_AQC_GET_SET_RSS_KEY_DATA_RSS_KEY_SIZE],
3460 : : ICE_AQC_GET_SET_RSS_KEY_DATA_HASH_KEY_SIZE);
3461 : 0 : ret = ice_aq_set_rss_key(hw, vsi->idx, &key);
3462 [ # # ]: 0 : if (ret)
3463 : 0 : goto out;
3464 : :
3465 : : /* init RSS LUT table */
3466 [ # # ]: 0 : for (i = 0; i < vsi->rss_lut_size; i++)
3467 : 0 : vsi->rss_lut[i] = i % nb_q;
3468 : :
3469 : 0 : lut_params.vsi_handle = vsi->idx;
3470 : 0 : lut_params.lut_size = vsi->rss_lut_size;
3471 : 0 : lut_params.lut_type = ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_PF;
3472 : 0 : lut_params.lut = vsi->rss_lut;
3473 : 0 : lut_params.global_lut_id = 0;
3474 : 0 : ret = ice_aq_set_rss_lut(hw, &lut_params);
3475 [ # # ]: 0 : if (ret)
3476 : 0 : goto out;
3477 : :
3478 : : /* Enable registers for symmetric_toeplitz function. */
3479 : 0 : reg = ICE_READ_REG(hw, VSIQF_HASH_CTL(vsi->vsi_id));
3480 : 0 : reg = (reg & (~VSIQF_HASH_CTL_HASH_SCHEME_M)) |
3481 : : (1 << VSIQF_HASH_CTL_HASH_SCHEME_S);
3482 : 0 : ICE_WRITE_REG(hw, VSIQF_HASH_CTL(vsi->vsi_id), reg);
3483 : :
3484 : : /* RSS hash configuration */
3485 : 0 : ice_rss_hash_set(pf, rss_conf->rss_hf);
3486 : :
3487 : 0 : return 0;
3488 : 0 : out:
3489 : 0 : rte_free(vsi->rss_key);
3490 : 0 : vsi->rss_key = NULL;
3491 : 0 : rte_free(vsi->rss_lut);
3492 : 0 : vsi->rss_lut = NULL;
3493 : 0 : return -EINVAL;
3494 : : }
3495 : :
3496 : : static int
3497 : 0 : ice_dev_configure(struct rte_eth_dev *dev)
3498 : : {
3499 : 0 : struct ice_adapter *ad =
3500 : 0 : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
3501 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3502 : : int ret;
3503 : :
3504 : : /* Initialize to TRUE. If any of Rx queues doesn't meet the
3505 : : * bulk allocation or vector Rx preconditions we will reset it.
3506 : : */
3507 : 0 : ad->rx_bulk_alloc_allowed = true;
3508 : 0 : ad->tx_simple_allowed = true;
3509 : :
3510 [ # # ]: 0 : if (dev->data->dev_conf.rxmode.mq_mode & RTE_ETH_MQ_RX_RSS_FLAG)
3511 : 0 : dev->data->dev_conf.rxmode.offloads |= RTE_ETH_RX_OFFLOAD_RSS_HASH;
3512 : :
3513 [ # # ]: 0 : if (dev->data->nb_rx_queues) {
3514 : 0 : ret = ice_init_rss(pf);
3515 [ # # ]: 0 : if (ret) {
3516 : 0 : PMD_DRV_LOG(ERR, "Failed to enable rss for PF");
3517 : 0 : return ret;
3518 : : }
3519 : : }
3520 : :
3521 : : return 0;
3522 : : }
3523 : :
3524 : : static void
3525 : 0 : __vsi_queues_bind_intr(struct ice_vsi *vsi, uint16_t msix_vect,
3526 : : int base_queue, int nb_queue)
3527 : : {
3528 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
3529 : : uint32_t val, val_tx;
3530 : : int rx_low_latency, i;
3531 : :
3532 : 0 : rx_low_latency = vsi->adapter->devargs.rx_low_latency;
3533 [ # # ]: 0 : for (i = 0; i < nb_queue; i++) {
3534 : : /*do actual bind*/
3535 : 0 : val = (msix_vect & QINT_RQCTL_MSIX_INDX_M) |
3536 : : (0 << QINT_RQCTL_ITR_INDX_S) | QINT_RQCTL_CAUSE_ENA_M;
3537 : : val_tx = (msix_vect & QINT_TQCTL_MSIX_INDX_M) |
3538 : : (0 << QINT_TQCTL_ITR_INDX_S) | QINT_TQCTL_CAUSE_ENA_M;
3539 : :
3540 : 0 : PMD_DRV_LOG(INFO, "queue %d is binding to vect %d",
3541 : : base_queue + i, msix_vect);
3542 : :
3543 : : /* set ITR0 value */
3544 [ # # ]: 0 : if (rx_low_latency) {
3545 : : /**
3546 : : * Empirical configuration for optimal real time
3547 : : * latency reduced interrupt throttling to 2us
3548 : : */
3549 : 0 : ICE_WRITE_REG(hw, GLINT_ITR(0, msix_vect), 0x1);
3550 : 0 : ICE_WRITE_REG(hw, QRX_ITR(base_queue + i),
3551 : : QRX_ITR_NO_EXPR_M);
3552 : : } else {
3553 : 0 : ICE_WRITE_REG(hw, GLINT_ITR(0, msix_vect), 0x2);
3554 : 0 : ICE_WRITE_REG(hw, QRX_ITR(base_queue + i), 0);
3555 : : }
3556 : :
3557 : 0 : ICE_WRITE_REG(hw, QINT_RQCTL(base_queue + i), val);
3558 : 0 : ICE_WRITE_REG(hw, QINT_TQCTL(base_queue + i), val_tx);
3559 : : }
3560 : 0 : }
3561 : :
3562 : : void
3563 : 0 : ice_vsi_queues_bind_intr(struct ice_vsi *vsi)
3564 : : {
3565 : 0 : struct rte_eth_dev *dev = &rte_eth_devices[vsi->adapter->pf.dev_data->port_id];
3566 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
3567 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
3568 : : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
3569 : 0 : uint16_t msix_vect = vsi->msix_intr;
3570 : 0 : uint16_t nb_msix = RTE_MIN(vsi->nb_msix,
3571 : : rte_intr_nb_efd_get(intr_handle));
3572 : : uint16_t queue_idx = 0;
3573 : : int record = 0;
3574 : : int i;
3575 : :
3576 : : /* clear Rx/Tx queue interrupt */
3577 [ # # ]: 0 : for (i = 0; i < vsi->nb_used_qps; i++) {
3578 : 0 : ICE_WRITE_REG(hw, QINT_TQCTL(vsi->base_queue + i), 0);
3579 : 0 : ICE_WRITE_REG(hw, QINT_RQCTL(vsi->base_queue + i), 0);
3580 : : }
3581 : :
3582 : : /* PF bind interrupt */
3583 [ # # ]: 0 : if (rte_intr_dp_is_en(intr_handle)) {
3584 : : queue_idx = 0;
3585 : : record = 1;
3586 : : }
3587 : :
3588 [ # # ]: 0 : for (i = 0; i < vsi->nb_used_qps; i++) {
3589 [ # # ]: 0 : if (nb_msix <= 1) {
3590 [ # # ]: 0 : if (!rte_intr_allow_others(intr_handle))
3591 : : msix_vect = ICE_MISC_VEC_ID;
3592 : :
3593 : : /* uio mapping all queue to one msix_vect */
3594 : 0 : __vsi_queues_bind_intr(vsi, msix_vect,
3595 : 0 : vsi->base_queue + i,
3596 : 0 : vsi->nb_used_qps - i);
3597 : :
3598 [ # # # # ]: 0 : for (; !!record && i < vsi->nb_used_qps; i++)
3599 : 0 : rte_intr_vec_list_index_set(intr_handle,
3600 : : queue_idx + i, msix_vect);
3601 : :
3602 : : break;
3603 : : }
3604 : :
3605 : : /* vfio 1:1 queue/msix_vect mapping */
3606 : 0 : __vsi_queues_bind_intr(vsi, msix_vect,
3607 : 0 : vsi->base_queue + i, 1);
3608 : :
3609 [ # # ]: 0 : if (!!record)
3610 : 0 : rte_intr_vec_list_index_set(intr_handle,
3611 : : queue_idx + i,
3612 : : msix_vect);
3613 : :
3614 : 0 : msix_vect++;
3615 : 0 : nb_msix--;
3616 : : }
3617 : 0 : }
3618 : :
3619 : : void
3620 : 0 : ice_vsi_enable_queues_intr(struct ice_vsi *vsi)
3621 : : {
3622 : 0 : struct rte_eth_dev *dev = &rte_eth_devices[vsi->adapter->pf.dev_data->port_id];
3623 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
3624 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
3625 : : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
3626 : : uint16_t msix_intr, i;
3627 : :
3628 [ # # ]: 0 : if (rte_intr_allow_others(intr_handle))
3629 [ # # ]: 0 : for (i = 0; i < vsi->nb_used_qps; i++) {
3630 : 0 : msix_intr = vsi->msix_intr + i;
3631 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(msix_intr),
3632 : : GLINT_DYN_CTL_INTENA_M |
3633 : : GLINT_DYN_CTL_CLEARPBA_M |
3634 : : GLINT_DYN_CTL_ITR_INDX_M |
3635 : : GLINT_DYN_CTL_WB_ON_ITR_M);
3636 : : }
3637 : : else
3638 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(0),
3639 : : GLINT_DYN_CTL_INTENA_M |
3640 : : GLINT_DYN_CTL_CLEARPBA_M |
3641 : : GLINT_DYN_CTL_ITR_INDX_M |
3642 : : GLINT_DYN_CTL_WB_ON_ITR_M);
3643 : 0 : }
3644 : :
3645 : : static int
3646 : 0 : ice_rxq_intr_setup(struct rte_eth_dev *dev)
3647 : : {
3648 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3649 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
3650 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
3651 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3652 : : uint32_t intr_vector = 0;
3653 : :
3654 : 0 : rte_intr_disable(intr_handle);
3655 : :
3656 : : /* check and configure queue intr-vector mapping */
3657 [ # # ]: 0 : if ((rte_intr_cap_multiple(intr_handle) ||
3658 [ # # ]: 0 : !RTE_ETH_DEV_SRIOV(dev).active) &&
3659 [ # # ]: 0 : dev->data->dev_conf.intr_conf.rxq != 0) {
3660 : 0 : intr_vector = dev->data->nb_rx_queues;
3661 [ # # ]: 0 : if (intr_vector > ICE_MAX_INTR_QUEUE_NUM) {
3662 : 0 : PMD_DRV_LOG(ERR, "At most %d intr queues supported",
3663 : : ICE_MAX_INTR_QUEUE_NUM);
3664 : 0 : return -ENOTSUP;
3665 : : }
3666 [ # # ]: 0 : if (rte_intr_efd_enable(intr_handle, intr_vector))
3667 : : return -1;
3668 : : }
3669 : :
3670 [ # # ]: 0 : if (rte_intr_dp_is_en(intr_handle)) {
3671 [ # # ]: 0 : if (rte_intr_vec_list_alloc(intr_handle, NULL,
3672 : 0 : dev->data->nb_rx_queues)) {
3673 : 0 : PMD_DRV_LOG(ERR,
3674 : : "Failed to allocate %d rx_queues intr_vec",
3675 : : dev->data->nb_rx_queues);
3676 : 0 : return -ENOMEM;
3677 : : }
3678 : : }
3679 : :
3680 : : /* Map queues with MSIX interrupt */
3681 : 0 : vsi->nb_used_qps = dev->data->nb_rx_queues;
3682 : 0 : ice_vsi_queues_bind_intr(vsi);
3683 : :
3684 : : /* Enable interrupts for all the queues */
3685 : 0 : ice_vsi_enable_queues_intr(vsi);
3686 : :
3687 : 0 : rte_intr_enable(intr_handle);
3688 : :
3689 : 0 : return 0;
3690 : : }
3691 : :
3692 : : static enum ice_status
3693 : 0 : ice_get_link_info_safe(struct ice_pf *pf, bool ena_lse,
3694 : : struct ice_link_status *link)
3695 : : {
3696 : 0 : struct ice_hw *hw = ICE_PF_TO_HW(pf);
3697 : : int ret;
3698 : :
3699 : 0 : rte_spinlock_lock(&pf->link_lock);
3700 : :
3701 : 0 : ret = ice_aq_get_link_info(hw->port_info, ena_lse, link, NULL);
3702 : :
3703 : : rte_spinlock_unlock(&pf->link_lock);
3704 : :
3705 : 0 : return ret;
3706 : : }
3707 : :
3708 : : static void
3709 : 0 : ice_get_init_link_status(struct rte_eth_dev *dev)
3710 : : {
3711 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3712 : 0 : bool enable_lse = dev->data->dev_conf.intr_conf.lsc ? true : false;
3713 : : struct ice_link_status link_status;
3714 : : int ret;
3715 : :
3716 : 0 : ret = ice_get_link_info_safe(pf, enable_lse, &link_status);
3717 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
3718 : 0 : PMD_DRV_LOG(ERR, "Failed to get link info");
3719 : 0 : pf->init_link_up = false;
3720 : 0 : return;
3721 : : }
3722 : :
3723 [ # # ]: 0 : if (link_status.link_info & ICE_AQ_LINK_UP)
3724 : 0 : pf->init_link_up = true;
3725 : : else
3726 : 0 : pf->init_link_up = false;
3727 : : }
3728 : :
3729 : : static int
3730 : 0 : ice_pps_out_cfg(struct ice_hw *hw, int idx, int timer)
3731 : : {
3732 : : uint64_t current_time, start_time;
3733 : : uint32_t hi, lo, lo2, func, val;
3734 : :
3735 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(timer));
3736 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(timer));
3737 : 0 : lo2 = ICE_READ_REG(hw, GLTSYN_TIME_L(timer));
3738 : :
3739 [ # # ]: 0 : if (lo2 < lo) {
3740 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(timer));
3741 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(timer));
3742 : : }
3743 : :
3744 : 0 : current_time = ((uint64_t)hi << 32) | lo;
3745 : :
3746 : 0 : start_time = (current_time + NSEC_PER_SEC) /
3747 : : NSEC_PER_SEC * NSEC_PER_SEC;
3748 : 0 : start_time = start_time - PPS_OUT_DELAY_NS;
3749 : :
3750 : 0 : func = 8 + idx + timer * 4;
3751 : 0 : val = GLGEN_GPIO_CTL_PIN_DIR_M |
3752 : 0 : ((func << GLGEN_GPIO_CTL_PIN_FUNC_S) &
3753 : : GLGEN_GPIO_CTL_PIN_FUNC_M);
3754 : :
3755 : : /* Write clkout with half of period value */
3756 : 0 : ICE_WRITE_REG(hw, GLTSYN_CLKO(idx, timer), NSEC_PER_SEC / 2);
3757 : :
3758 : : /* Write TARGET time register */
3759 : 0 : ICE_WRITE_REG(hw, GLTSYN_TGT_L(idx, timer), start_time & 0xffffffff);
3760 : 0 : ICE_WRITE_REG(hw, GLTSYN_TGT_H(idx, timer), start_time >> 32);
3761 : :
3762 : : /* Write AUX_OUT register */
3763 : 0 : ICE_WRITE_REG(hw, GLTSYN_AUX_OUT(idx, timer),
3764 : : GLTSYN_AUX_OUT_0_OUT_ENA_M | GLTSYN_AUX_OUT_0_OUTMOD_M);
3765 : :
3766 : : /* Write GPIO CTL register */
3767 : 0 : ICE_WRITE_REG(hw, GLGEN_GPIO_CTL(idx), val);
3768 : :
3769 : 0 : return 0;
3770 : : }
3771 : :
3772 : : static int
3773 : 0 : ice_dev_start(struct rte_eth_dev *dev)
3774 : : {
3775 : 0 : struct rte_eth_dev_data *data = dev->data;
3776 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
3777 : : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3778 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3779 : : struct ice_adapter *ad =
3780 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
3781 : : uint16_t nb_rxq = 0;
3782 : : uint16_t nb_txq, i;
3783 : : uint16_t max_frame_size;
3784 : : int mask, ret;
3785 : 0 : uint8_t timer = hw->func_caps.ts_func_info.tmr_index_owned;
3786 : 0 : uint32_t pin_idx = ad->devargs.pin_idx;
3787 : : struct rte_tm_error tm_err;
3788 : :
3789 : : /* program Tx queues' context in hardware */
3790 [ # # ]: 0 : for (nb_txq = 0; nb_txq < data->nb_tx_queues; nb_txq++) {
3791 : 0 : ret = ice_tx_queue_start(dev, nb_txq);
3792 [ # # ]: 0 : if (ret) {
3793 : 0 : PMD_DRV_LOG(ERR, "fail to start Tx queue %u", nb_txq);
3794 : 0 : goto tx_err;
3795 : : }
3796 : : }
3797 : :
3798 [ # # ]: 0 : if (dev->data->dev_conf.rxmode.offloads & RTE_ETH_RX_OFFLOAD_TIMESTAMP) {
3799 : : /* Register mbuf field and flag for Rx timestamp */
3800 : 0 : ret = rte_mbuf_dyn_rx_timestamp_register(&ice_timestamp_dynfield_offset,
3801 : : &ice_timestamp_dynflag);
3802 [ # # ]: 0 : if (ret) {
3803 : 0 : PMD_DRV_LOG(ERR, "Cannot register mbuf field/flag for timestamp");
3804 : 0 : goto tx_err;
3805 : : }
3806 : : }
3807 : :
3808 : : /* program Rx queues' context in hardware*/
3809 [ # # ]: 0 : for (nb_rxq = 0; nb_rxq < data->nb_rx_queues; nb_rxq++) {
3810 : 0 : ret = ice_rx_queue_start(dev, nb_rxq);
3811 [ # # ]: 0 : if (ret) {
3812 : 0 : PMD_DRV_LOG(ERR, "fail to start Rx queue %u", nb_rxq);
3813 : 0 : goto rx_err;
3814 : : }
3815 : : }
3816 : :
3817 [ # # ]: 0 : if (pf->tm_conf.committed) {
3818 : 0 : ret = ice_do_hierarchy_commit(dev, pf->tm_conf.clear_on_fail, &tm_err);
3819 [ # # ]: 0 : if (ret) {
3820 : 0 : PMD_DRV_LOG(ERR, "fail to commit Tx scheduler");
3821 : 0 : goto rx_err;
3822 : : }
3823 : : }
3824 : :
3825 : 0 : ice_set_rx_function(dev);
3826 : 0 : ice_set_tx_function(dev);
3827 : :
3828 : : mask = RTE_ETH_VLAN_STRIP_MASK | RTE_ETH_VLAN_FILTER_MASK |
3829 : : RTE_ETH_VLAN_EXTEND_MASK | RTE_ETH_QINQ_STRIP_MASK;
3830 : 0 : ret = ice_vlan_offload_set(dev, mask);
3831 [ # # ]: 0 : if (ret) {
3832 : 0 : PMD_INIT_LOG(ERR, "Unable to set VLAN offload");
3833 : 0 : goto rx_err;
3834 : : }
3835 : :
3836 : : /* enable Rx interrupt and mapping Rx queue to interrupt vector */
3837 [ # # ]: 0 : if (ice_rxq_intr_setup(dev))
3838 : : return -EIO;
3839 : :
3840 : : /* Enable receiving broadcast packets and transmitting packets */
3841 : 0 : ret = ice_set_vsi_promisc(hw, vsi->idx,
3842 : : ICE_PROMISC_BCAST_RX | ICE_PROMISC_BCAST_TX |
3843 : : ICE_PROMISC_UCAST_TX | ICE_PROMISC_MCAST_TX,
3844 : : 0);
3845 [ # # ]: 0 : if (ret != ICE_SUCCESS)
3846 : 0 : PMD_DRV_LOG(INFO, "fail to set vsi broadcast");
3847 : :
3848 : 0 : ret = ice_aq_set_event_mask(hw, hw->port_info->lport,
3849 : : ((u16)(ICE_AQ_LINK_EVENT_LINK_FAULT |
3850 : : ICE_AQ_LINK_EVENT_PHY_TEMP_ALARM |
3851 : : ICE_AQ_LINK_EVENT_EXCESSIVE_ERRORS |
3852 : : ICE_AQ_LINK_EVENT_SIGNAL_DETECT |
3853 : : ICE_AQ_LINK_EVENT_AN_COMPLETED |
3854 : : ICE_AQ_LINK_EVENT_PORT_TX_SUSPENDED)),
3855 : : NULL);
3856 [ # # ]: 0 : if (ret != ICE_SUCCESS)
3857 : 0 : PMD_DRV_LOG(WARNING, "Fail to set phy mask");
3858 : :
3859 : 0 : ice_get_init_link_status(dev);
3860 : :
3861 : : ice_dev_set_link_up(dev);
3862 : :
3863 : : /* Call get_link_info aq command to enable/disable LSE */
3864 : 0 : ice_link_update(dev, 1);
3865 : :
3866 : 0 : pf->adapter_stopped = false;
3867 : :
3868 : : /* Set the max frame size to default value*/
3869 [ # # ]: 0 : max_frame_size = pf->dev_data->mtu ?
3870 : : pf->dev_data->mtu + ICE_ETH_OVERHEAD :
3871 : : ICE_FRAME_SIZE_MAX;
3872 : :
3873 : : /* Set the max frame size to HW*/
3874 : 0 : ice_aq_set_mac_cfg(hw, max_frame_size, false, NULL);
3875 : :
3876 [ # # ]: 0 : if (ad->devargs.pps_out_ena) {
3877 : 0 : ret = ice_pps_out_cfg(hw, pin_idx, timer);
3878 [ # # ]: 0 : if (ret) {
3879 : 0 : PMD_DRV_LOG(ERR, "Fail to configure 1pps out");
3880 : 0 : goto rx_err;
3881 : : }
3882 : : }
3883 : :
3884 : : return 0;
3885 : :
3886 : : /* stop the started queues if failed to start all queues */
3887 : 0 : rx_err:
3888 [ # # ]: 0 : for (i = 0; i < nb_rxq; i++)
3889 : 0 : ice_rx_queue_stop(dev, i);
3890 : 0 : tx_err:
3891 [ # # ]: 0 : for (i = 0; i < nb_txq; i++)
3892 : 0 : ice_tx_queue_stop(dev, i);
3893 : :
3894 : : return -EIO;
3895 : : }
3896 : :
3897 : : static int
3898 : 0 : ice_dev_reset(struct rte_eth_dev *dev)
3899 : : {
3900 : : int ret;
3901 : :
3902 [ # # ]: 0 : if (dev->data->sriov.active)
3903 : : return -ENOTSUP;
3904 : :
3905 : : ret = ice_dev_uninit(dev);
3906 : : if (ret) {
3907 : : PMD_INIT_LOG(ERR, "failed to uninit device, status = %d", ret);
3908 : : return -ENXIO;
3909 : : }
3910 : :
3911 : 0 : ret = ice_dev_init(dev);
3912 [ # # ]: 0 : if (ret) {
3913 : 0 : PMD_INIT_LOG(ERR, "failed to init device, status = %d", ret);
3914 : 0 : return -ENXIO;
3915 : : }
3916 : :
3917 : : return 0;
3918 : : }
3919 : :
3920 : : static int
3921 : 0 : ice_dev_info_get(struct rte_eth_dev *dev, struct rte_eth_dev_info *dev_info)
3922 : : {
3923 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
3924 : : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
3925 : 0 : struct ice_vsi *vsi = pf->main_vsi;
3926 : 0 : struct rte_pci_device *pci_dev = RTE_DEV_TO_PCI(dev->device);
3927 : 0 : bool is_safe_mode = pf->adapter->is_safe_mode;
3928 : : u64 phy_type_low;
3929 : : u64 phy_type_high;
3930 : :
3931 : 0 : dev_info->min_rx_bufsize = ICE_BUF_SIZE_MIN;
3932 : 0 : dev_info->max_rx_pktlen = ICE_FRAME_SIZE_MAX;
3933 : 0 : dev_info->max_rx_queues = vsi->nb_qps;
3934 : 0 : dev_info->max_tx_queues = vsi->nb_qps;
3935 : 0 : dev_info->max_mac_addrs = vsi->max_macaddrs;
3936 : 0 : dev_info->max_vfs = pci_dev->max_vfs;
3937 : 0 : dev_info->max_mtu = dev_info->max_rx_pktlen - ICE_ETH_OVERHEAD;
3938 : 0 : dev_info->min_mtu = RTE_ETHER_MIN_MTU;
3939 : :
3940 : 0 : dev_info->rx_offload_capa =
3941 : : RTE_ETH_RX_OFFLOAD_VLAN_STRIP |
3942 : : RTE_ETH_RX_OFFLOAD_KEEP_CRC |
3943 : : RTE_ETH_RX_OFFLOAD_SCATTER |
3944 : : RTE_ETH_RX_OFFLOAD_VLAN_FILTER;
3945 : 0 : dev_info->tx_offload_capa =
3946 : : RTE_ETH_TX_OFFLOAD_VLAN_INSERT |
3947 : : RTE_ETH_TX_OFFLOAD_TCP_TSO |
3948 : : RTE_ETH_TX_OFFLOAD_MULTI_SEGS |
3949 : : RTE_ETH_TX_OFFLOAD_MBUF_FAST_FREE;
3950 : 0 : dev_info->flow_type_rss_offloads = 0;
3951 : :
3952 [ # # ]: 0 : if (!is_safe_mode) {
3953 : 0 : dev_info->rx_offload_capa |=
3954 : : RTE_ETH_RX_OFFLOAD_IPV4_CKSUM |
3955 : : RTE_ETH_RX_OFFLOAD_UDP_CKSUM |
3956 : : RTE_ETH_RX_OFFLOAD_TCP_CKSUM |
3957 : : RTE_ETH_RX_OFFLOAD_QINQ_STRIP |
3958 : : RTE_ETH_RX_OFFLOAD_OUTER_IPV4_CKSUM |
3959 : : RTE_ETH_RX_OFFLOAD_VLAN_EXTEND |
3960 : : RTE_ETH_RX_OFFLOAD_RSS_HASH |
3961 : : RTE_ETH_RX_OFFLOAD_TIMESTAMP |
3962 : : RTE_ETH_RX_OFFLOAD_BUFFER_SPLIT;
3963 : 0 : dev_info->tx_offload_capa |=
3964 : : RTE_ETH_TX_OFFLOAD_QINQ_INSERT |
3965 : : RTE_ETH_TX_OFFLOAD_IPV4_CKSUM |
3966 : : RTE_ETH_TX_OFFLOAD_UDP_CKSUM |
3967 : : RTE_ETH_TX_OFFLOAD_TCP_CKSUM |
3968 : : RTE_ETH_TX_OFFLOAD_SCTP_CKSUM |
3969 : : RTE_ETH_TX_OFFLOAD_OUTER_IPV4_CKSUM |
3970 : : RTE_ETH_TX_OFFLOAD_OUTER_UDP_CKSUM |
3971 : : RTE_ETH_TX_OFFLOAD_VXLAN_TNL_TSO |
3972 : : RTE_ETH_TX_OFFLOAD_GRE_TNL_TSO |
3973 : : RTE_ETH_TX_OFFLOAD_IPIP_TNL_TSO |
3974 : : RTE_ETH_TX_OFFLOAD_GENEVE_TNL_TSO;
3975 : 0 : dev_info->flow_type_rss_offloads |= ICE_RSS_OFFLOAD_ALL;
3976 : : }
3977 : :
3978 : 0 : dev_info->rx_queue_offload_capa = RTE_ETH_RX_OFFLOAD_BUFFER_SPLIT;
3979 : 0 : dev_info->tx_queue_offload_capa = RTE_ETH_TX_OFFLOAD_MBUF_FAST_FREE;
3980 : :
3981 : 0 : dev_info->reta_size = pf->hash_lut_size;
3982 : 0 : dev_info->hash_key_size = (VSIQF_HKEY_MAX_INDEX + 1) * sizeof(uint32_t);
3983 : :
3984 : 0 : dev_info->default_rxconf = (struct rte_eth_rxconf) {
3985 : : .rx_thresh = {
3986 : : .pthresh = ICE_DEFAULT_RX_PTHRESH,
3987 : : .hthresh = ICE_DEFAULT_RX_HTHRESH,
3988 : : .wthresh = ICE_DEFAULT_RX_WTHRESH,
3989 : : },
3990 : : .rx_free_thresh = ICE_DEFAULT_RX_FREE_THRESH,
3991 : : .rx_drop_en = 0,
3992 : : .offloads = 0,
3993 : : };
3994 : :
3995 : 0 : dev_info->default_txconf = (struct rte_eth_txconf) {
3996 : : .tx_thresh = {
3997 : : .pthresh = ICE_DEFAULT_TX_PTHRESH,
3998 : : .hthresh = ICE_DEFAULT_TX_HTHRESH,
3999 : : .wthresh = ICE_DEFAULT_TX_WTHRESH,
4000 : : },
4001 : : .tx_free_thresh = ICE_DEFAULT_TX_FREE_THRESH,
4002 : : .tx_rs_thresh = ICE_DEFAULT_TX_RSBIT_THRESH,
4003 : : .offloads = 0,
4004 : : };
4005 : :
4006 : 0 : dev_info->rx_desc_lim = (struct rte_eth_desc_lim) {
4007 : : .nb_max = ICE_MAX_RING_DESC,
4008 : : .nb_min = ICE_MIN_RING_DESC,
4009 : : .nb_align = ICE_ALIGN_RING_DESC,
4010 : : };
4011 : :
4012 : 0 : dev_info->tx_desc_lim = (struct rte_eth_desc_lim) {
4013 : : .nb_max = ICE_MAX_RING_DESC,
4014 : : .nb_min = ICE_MIN_RING_DESC,
4015 : : .nb_align = ICE_ALIGN_RING_DESC,
4016 : : .nb_mtu_seg_max = ICE_TX_MTU_SEG_MAX,
4017 : : .nb_seg_max = ICE_MAX_RING_DESC,
4018 : : };
4019 : :
4020 : 0 : dev_info->speed_capa = RTE_ETH_LINK_SPEED_10M |
4021 : : RTE_ETH_LINK_SPEED_100M |
4022 : : RTE_ETH_LINK_SPEED_1G |
4023 : : RTE_ETH_LINK_SPEED_2_5G |
4024 : : RTE_ETH_LINK_SPEED_5G |
4025 : : RTE_ETH_LINK_SPEED_10G |
4026 : : RTE_ETH_LINK_SPEED_20G |
4027 : : RTE_ETH_LINK_SPEED_25G;
4028 : :
4029 : 0 : phy_type_low = hw->port_info->phy.phy_type_low;
4030 : 0 : phy_type_high = hw->port_info->phy.phy_type_high;
4031 : :
4032 [ # # ]: 0 : if (ICE_PHY_TYPE_SUPPORT_50G(phy_type_low))
4033 : 0 : dev_info->speed_capa |= RTE_ETH_LINK_SPEED_50G;
4034 : :
4035 [ # # # # ]: 0 : if (ICE_PHY_TYPE_SUPPORT_100G_LOW(phy_type_low) ||
4036 [ # # ]: 0 : ICE_PHY_TYPE_SUPPORT_100G_HIGH(phy_type_high))
4037 : 0 : dev_info->speed_capa |= RTE_ETH_LINK_SPEED_100G;
4038 : :
4039 : 0 : dev_info->nb_rx_queues = dev->data->nb_rx_queues;
4040 : 0 : dev_info->nb_tx_queues = dev->data->nb_tx_queues;
4041 : :
4042 : 0 : dev_info->default_rxportconf.burst_size = ICE_RX_MAX_BURST;
4043 : 0 : dev_info->default_txportconf.burst_size = ICE_TX_MAX_BURST;
4044 : 0 : dev_info->default_rxportconf.nb_queues = 1;
4045 : 0 : dev_info->default_txportconf.nb_queues = 1;
4046 : 0 : dev_info->default_rxportconf.ring_size = ICE_BUF_SIZE_MIN;
4047 : 0 : dev_info->default_txportconf.ring_size = ICE_BUF_SIZE_MIN;
4048 : :
4049 : 0 : dev_info->rx_seg_capa.max_nseg = ICE_RX_MAX_NSEG;
4050 : 0 : dev_info->rx_seg_capa.multi_pools = 1;
4051 : 0 : dev_info->rx_seg_capa.offset_allowed = 0;
4052 : 0 : dev_info->rx_seg_capa.offset_align_log2 = 0;
4053 : :
4054 : 0 : return 0;
4055 : : }
4056 : :
4057 : : static inline int
4058 : 0 : ice_atomic_read_link_status(struct rte_eth_dev *dev,
4059 : : struct rte_eth_link *link)
4060 : : {
4061 : : struct rte_eth_link *dst = link;
4062 : 0 : struct rte_eth_link *src = &dev->data->dev_link;
4063 : :
4064 : : /* NOTE: review for potential ordering optimization */
4065 [ # # ]: 0 : if (!__atomic_compare_exchange_n((uint64_t *)dst, (uint64_t *)dst,
4066 : : *(uint64_t *)src, 0,
4067 : : __ATOMIC_SEQ_CST, __ATOMIC_SEQ_CST))
4068 : 0 : return -1;
4069 : :
4070 : : return 0;
4071 : : }
4072 : :
4073 : : static inline int
4074 : 0 : ice_atomic_write_link_status(struct rte_eth_dev *dev,
4075 : : struct rte_eth_link *link)
4076 : : {
4077 : 0 : struct rte_eth_link *dst = &dev->data->dev_link;
4078 : : struct rte_eth_link *src = link;
4079 : :
4080 : : /* NOTE: review for potential ordering optimization */
4081 [ # # ]: 0 : if (!__atomic_compare_exchange_n((uint64_t *)dst, (uint64_t *)dst,
4082 : : *(uint64_t *)src, 0,
4083 : : __ATOMIC_SEQ_CST, __ATOMIC_SEQ_CST))
4084 : 0 : return -1;
4085 : :
4086 : : return 0;
4087 : : }
4088 : :
4089 : : static int
4090 : 0 : ice_link_update(struct rte_eth_dev *dev, int wait_to_complete)
4091 : : {
4092 : : #define CHECK_INTERVAL 50 /* 50ms */
4093 : : #define MAX_REPEAT_TIME 40 /* 2s (40 * 50ms) in total */
4094 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4095 : : struct ice_link_status link_status;
4096 : : struct rte_eth_link link, old;
4097 : : int status;
4098 : : unsigned int rep_cnt = MAX_REPEAT_TIME;
4099 : 0 : bool enable_lse = dev->data->dev_conf.intr_conf.lsc ? true : false;
4100 : :
4101 : : memset(&link, 0, sizeof(link));
4102 : : memset(&old, 0, sizeof(old));
4103 : : memset(&link_status, 0, sizeof(link_status));
4104 : 0 : ice_atomic_read_link_status(dev, &old);
4105 : :
4106 : : do {
4107 : : /* Get link status information from hardware */
4108 : 0 : status = ice_get_link_info_safe(pf, enable_lse, &link_status);
4109 [ # # ]: 0 : if (status != ICE_SUCCESS) {
4110 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_100M;
4111 : 0 : link.link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
4112 : 0 : PMD_DRV_LOG(ERR, "Failed to get link info");
4113 : 0 : goto out;
4114 : : }
4115 : :
4116 : 0 : link.link_status = link_status.link_info & ICE_AQ_LINK_UP;
4117 [ # # # # ]: 0 : if (!wait_to_complete || link.link_status)
4118 : : break;
4119 : :
4120 : : rte_delay_ms(CHECK_INTERVAL);
4121 [ # # ]: 0 : } while (--rep_cnt);
4122 : :
4123 [ # # ]: 0 : if (!link.link_status)
4124 : 0 : goto out;
4125 : :
4126 : : /* Full-duplex operation at all supported speeds */
4127 : 0 : link.link_duplex = RTE_ETH_LINK_FULL_DUPLEX;
4128 : :
4129 : : /* Parse the link status */
4130 [ # # # # : 0 : switch (link_status.link_speed) {
# # # # #
# # # # ]
4131 : 0 : case ICE_AQ_LINK_SPEED_10MB:
4132 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_10M;
4133 : 0 : break;
4134 : 0 : case ICE_AQ_LINK_SPEED_100MB:
4135 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_100M;
4136 : 0 : break;
4137 : 0 : case ICE_AQ_LINK_SPEED_1000MB:
4138 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_1G;
4139 : 0 : break;
4140 : 0 : case ICE_AQ_LINK_SPEED_2500MB:
4141 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_2_5G;
4142 : 0 : break;
4143 : 0 : case ICE_AQ_LINK_SPEED_5GB:
4144 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_5G;
4145 : 0 : break;
4146 : 0 : case ICE_AQ_LINK_SPEED_10GB:
4147 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_10G;
4148 : 0 : break;
4149 : 0 : case ICE_AQ_LINK_SPEED_20GB:
4150 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_20G;
4151 : 0 : break;
4152 : 0 : case ICE_AQ_LINK_SPEED_25GB:
4153 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_25G;
4154 : 0 : break;
4155 : 0 : case ICE_AQ_LINK_SPEED_40GB:
4156 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_40G;
4157 : 0 : break;
4158 : 0 : case ICE_AQ_LINK_SPEED_50GB:
4159 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_50G;
4160 : 0 : break;
4161 : 0 : case ICE_AQ_LINK_SPEED_100GB:
4162 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_100G;
4163 : 0 : break;
4164 : 0 : case ICE_AQ_LINK_SPEED_UNKNOWN:
4165 : 0 : PMD_DRV_LOG(ERR, "Unknown link speed");
4166 : 0 : link.link_speed = RTE_ETH_SPEED_NUM_UNKNOWN;
4167 : 0 : break;
4168 : 0 : default:
4169 : 0 : PMD_DRV_LOG(ERR, "None link speed");
4170 : : link.link_speed = RTE_ETH_SPEED_NUM_NONE;
4171 : 0 : break;
4172 : : }
4173 : :
4174 : 0 : link.link_autoneg = !(dev->data->dev_conf.link_speeds &
4175 : : RTE_ETH_LINK_SPEED_FIXED);
4176 : :
4177 : 0 : out:
4178 : 0 : ice_atomic_write_link_status(dev, &link);
4179 [ # # ]: 0 : if (link.link_status == old.link_status)
4180 : 0 : return -1;
4181 : :
4182 : : return 0;
4183 : : }
4184 : :
4185 : : static inline uint16_t
4186 : 0 : ice_parse_link_speeds(uint16_t link_speeds)
4187 : : {
4188 : : uint16_t link_speed = ICE_AQ_LINK_SPEED_UNKNOWN;
4189 : :
4190 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_100G)
4191 : : link_speed |= ICE_AQ_LINK_SPEED_100GB;
4192 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_50G)
4193 : 0 : link_speed |= ICE_AQ_LINK_SPEED_50GB;
4194 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_40G)
4195 : 0 : link_speed |= ICE_AQ_LINK_SPEED_40GB;
4196 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_25G)
4197 : 0 : link_speed |= ICE_AQ_LINK_SPEED_25GB;
4198 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_20G)
4199 : 0 : link_speed |= ICE_AQ_LINK_SPEED_20GB;
4200 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_10G)
4201 : 0 : link_speed |= ICE_AQ_LINK_SPEED_10GB;
4202 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_5G)
4203 : 0 : link_speed |= ICE_AQ_LINK_SPEED_5GB;
4204 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_2_5G)
4205 : 0 : link_speed |= ICE_AQ_LINK_SPEED_2500MB;
4206 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_1G)
4207 : 0 : link_speed |= ICE_AQ_LINK_SPEED_1000MB;
4208 [ # # ]: 0 : if (link_speeds & RTE_ETH_LINK_SPEED_100M)
4209 : 0 : link_speed |= ICE_AQ_LINK_SPEED_100MB;
4210 : :
4211 : 0 : return link_speed;
4212 : : }
4213 : :
4214 : : static int
4215 : 0 : ice_apply_link_speed(struct rte_eth_dev *dev)
4216 : : {
4217 : : uint16_t speed;
4218 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4219 : : struct rte_eth_conf *conf = &dev->data->dev_conf;
4220 : :
4221 [ # # ]: 0 : if (conf->link_speeds == RTE_ETH_LINK_SPEED_AUTONEG) {
4222 : 0 : conf->link_speeds = RTE_ETH_LINK_SPEED_100G |
4223 : : RTE_ETH_LINK_SPEED_50G |
4224 : : RTE_ETH_LINK_SPEED_40G |
4225 : : RTE_ETH_LINK_SPEED_25G |
4226 : : RTE_ETH_LINK_SPEED_20G |
4227 : : RTE_ETH_LINK_SPEED_10G |
4228 : : RTE_ETH_LINK_SPEED_5G |
4229 : : RTE_ETH_LINK_SPEED_2_5G |
4230 : : RTE_ETH_LINK_SPEED_1G |
4231 : : RTE_ETH_LINK_SPEED_100M;
4232 : : }
4233 : 0 : speed = ice_parse_link_speeds(conf->link_speeds);
4234 : :
4235 : 0 : return ice_phy_conf_link(hw, speed, true);
4236 : : }
4237 : :
4238 : : static int
4239 : 0 : ice_phy_conf_link(struct ice_hw *hw,
4240 : : u16 link_speeds_bitmap,
4241 : : bool link_up)
4242 : : {
4243 : 0 : struct ice_aqc_set_phy_cfg_data cfg = { 0 };
4244 : 0 : struct ice_port_info *pi = hw->port_info;
4245 : : struct ice_aqc_get_phy_caps_data *phy_caps;
4246 : : int err;
4247 : 0 : u64 phy_type_low = 0;
4248 : 0 : u64 phy_type_high = 0;
4249 : :
4250 : : phy_caps = (struct ice_aqc_get_phy_caps_data *)
4251 : 0 : ice_malloc(hw, sizeof(*phy_caps));
4252 [ # # ]: 0 : if (!phy_caps)
4253 : : return ICE_ERR_NO_MEMORY;
4254 : :
4255 [ # # ]: 0 : if (!pi)
4256 : : return -EIO;
4257 : :
4258 : :
4259 [ # # ]: 0 : if (ice_fw_supports_report_dflt_cfg(pi->hw))
4260 : 0 : err = ice_aq_get_phy_caps(pi, false, ICE_AQC_REPORT_DFLT_CFG,
4261 : : phy_caps, NULL);
4262 : : else
4263 : 0 : err = ice_aq_get_phy_caps(pi, false, ICE_AQC_REPORT_TOPO_CAP_MEDIA,
4264 : : phy_caps, NULL);
4265 [ # # ]: 0 : if (err)
4266 : 0 : goto done;
4267 : :
4268 : 0 : ice_update_phy_type(&phy_type_low, &phy_type_high, link_speeds_bitmap);
4269 : :
4270 [ # # ]: 0 : if (link_speeds_bitmap == ICE_LINK_SPEED_UNKNOWN) {
4271 : 0 : cfg.phy_type_low = phy_caps->phy_type_low;
4272 : 0 : cfg.phy_type_high = phy_caps->phy_type_high;
4273 [ # # ]: 0 : } else if (phy_type_low & phy_caps->phy_type_low ||
4274 [ # # ]: 0 : phy_type_high & phy_caps->phy_type_high) {
4275 : 0 : cfg.phy_type_low = phy_type_low & phy_caps->phy_type_low;
4276 : 0 : cfg.phy_type_high = phy_type_high & phy_caps->phy_type_high;
4277 : : } else {
4278 : 0 : PMD_DRV_LOG(WARNING, "Invalid speed setting, set to default!\n");
4279 : 0 : cfg.phy_type_low = phy_caps->phy_type_low;
4280 : 0 : cfg.phy_type_high = phy_caps->phy_type_high;
4281 : : }
4282 : :
4283 : 0 : cfg.caps = phy_caps->caps | ICE_AQ_PHY_ENA_AUTO_LINK_UPDT;
4284 : 0 : cfg.low_power_ctrl_an = phy_caps->low_power_ctrl_an;
4285 : 0 : cfg.eee_cap = phy_caps->eee_cap;
4286 : 0 : cfg.eeer_value = phy_caps->eeer_value;
4287 : 0 : cfg.link_fec_opt = phy_caps->link_fec_options;
4288 [ # # ]: 0 : if (link_up)
4289 : 0 : cfg.caps |= ICE_AQ_PHY_ENA_LINK;
4290 : : else
4291 : 0 : cfg.caps &= ~ICE_AQ_PHY_ENA_LINK;
4292 : :
4293 : 0 : err = ice_aq_set_phy_cfg(hw, pi, &cfg, NULL);
4294 : :
4295 : 0 : done:
4296 : 0 : ice_free(hw, phy_caps);
4297 : 0 : return err;
4298 : : }
4299 : :
4300 : : static int
4301 : 0 : ice_dev_set_link_up(struct rte_eth_dev *dev)
4302 : : {
4303 : 0 : return ice_apply_link_speed(dev);
4304 : : }
4305 : :
4306 : : static int
4307 : 0 : ice_dev_set_link_down(struct rte_eth_dev *dev)
4308 : : {
4309 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4310 : : uint8_t speed = ICE_LINK_SPEED_UNKNOWN;
4311 : :
4312 : 0 : return ice_phy_conf_link(hw, speed, false);
4313 : : }
4314 : :
4315 : : static int
4316 : 0 : ice_dev_led_on(struct rte_eth_dev *dev)
4317 : : {
4318 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4319 : 0 : int status = ice_aq_set_port_id_led(hw->port_info, false, NULL);
4320 : :
4321 [ # # ]: 0 : return status == ICE_SUCCESS ? 0 : -ENOTSUP;
4322 : : }
4323 : :
4324 : : static int
4325 : 0 : ice_dev_led_off(struct rte_eth_dev *dev)
4326 : : {
4327 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4328 : 0 : int status = ice_aq_set_port_id_led(hw->port_info, true, NULL);
4329 : :
4330 [ # # ]: 0 : return status == ICE_SUCCESS ? 0 : -ENOTSUP;
4331 : : }
4332 : :
4333 : : static int
4334 : 0 : ice_mtu_set(struct rte_eth_dev *dev, uint16_t mtu __rte_unused)
4335 : : {
4336 : : /* mtu setting is forbidden if port is start */
4337 [ # # ]: 0 : if (dev->data->dev_started != 0) {
4338 : 0 : PMD_DRV_LOG(ERR,
4339 : : "port %d must be stopped before configuration",
4340 : : dev->data->port_id);
4341 : 0 : return -EBUSY;
4342 : : }
4343 : :
4344 : : return 0;
4345 : : }
4346 : :
4347 : 0 : static int ice_macaddr_set(struct rte_eth_dev *dev,
4348 : : struct rte_ether_addr *mac_addr)
4349 : : {
4350 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
4351 : : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4352 [ # # ]: 0 : struct ice_vsi *vsi = pf->main_vsi;
4353 : : struct ice_mac_filter *f;
4354 : : uint8_t flags = 0;
4355 : : int ret;
4356 : :
4357 : : if (!rte_is_valid_assigned_ether_addr(mac_addr)) {
4358 : 0 : PMD_DRV_LOG(ERR, "Tried to set invalid MAC address.");
4359 : 0 : return -EINVAL;
4360 : : }
4361 : :
4362 [ # # ]: 0 : TAILQ_FOREACH(f, &vsi->mac_list, next) {
4363 [ # # ]: 0 : if (rte_is_same_ether_addr(&pf->dev_addr, &f->mac_info.mac_addr))
4364 : : break;
4365 : : }
4366 : :
4367 [ # # ]: 0 : if (!f) {
4368 : 0 : PMD_DRV_LOG(ERR, "Failed to find filter for default mac");
4369 : 0 : return -EIO;
4370 : : }
4371 : :
4372 : 0 : ret = ice_remove_mac_filter(vsi, &f->mac_info.mac_addr);
4373 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
4374 : 0 : PMD_DRV_LOG(ERR, "Failed to delete mac filter");
4375 : 0 : return -EIO;
4376 : : }
4377 : 0 : ret = ice_add_mac_filter(vsi, mac_addr);
4378 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
4379 : 0 : PMD_DRV_LOG(ERR, "Failed to add mac filter");
4380 : 0 : return -EIO;
4381 : : }
4382 : : rte_ether_addr_copy(mac_addr, &pf->dev_addr);
4383 : :
4384 : : flags = ICE_AQC_MAN_MAC_UPDATE_LAA_WOL;
4385 : 0 : ret = ice_aq_manage_mac_write(hw, mac_addr->addr_bytes, flags, NULL);
4386 [ # # ]: 0 : if (ret != ICE_SUCCESS)
4387 : 0 : PMD_DRV_LOG(ERR, "Failed to set manage mac");
4388 : :
4389 : : return 0;
4390 : : }
4391 : :
4392 : : /* Add a MAC address, and update filters */
4393 : : static int
4394 : 0 : ice_macaddr_add(struct rte_eth_dev *dev,
4395 : : struct rte_ether_addr *mac_addr,
4396 : : __rte_unused uint32_t index,
4397 : : __rte_unused uint32_t pool)
4398 : : {
4399 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4400 : 0 : struct ice_vsi *vsi = pf->main_vsi;
4401 : : int ret;
4402 : :
4403 : 0 : ret = ice_add_mac_filter(vsi, mac_addr);
4404 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
4405 : 0 : PMD_DRV_LOG(ERR, "Failed to add MAC filter");
4406 : 0 : return -EINVAL;
4407 : : }
4408 : :
4409 : : return ICE_SUCCESS;
4410 : : }
4411 : :
4412 : : /* Remove a MAC address, and update filters */
4413 : : static void
4414 : 0 : ice_macaddr_remove(struct rte_eth_dev *dev, uint32_t index)
4415 : : {
4416 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4417 : 0 : struct ice_vsi *vsi = pf->main_vsi;
4418 : : struct rte_eth_dev_data *data = dev->data;
4419 : : struct rte_ether_addr *macaddr;
4420 : : int ret;
4421 : :
4422 : 0 : macaddr = &data->mac_addrs[index];
4423 : 0 : ret = ice_remove_mac_filter(vsi, macaddr);
4424 [ # # ]: 0 : if (ret) {
4425 : 0 : PMD_DRV_LOG(ERR, "Failed to remove MAC filter");
4426 : 0 : return;
4427 : : }
4428 : : }
4429 : :
4430 : : static int
4431 : 0 : ice_vlan_filter_set(struct rte_eth_dev *dev, uint16_t vlan_id, int on)
4432 : : {
4433 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4434 : 0 : struct ice_vlan vlan = ICE_VLAN(RTE_ETHER_TYPE_VLAN, vlan_id);
4435 : 0 : struct ice_vsi *vsi = pf->main_vsi;
4436 : : int ret;
4437 : :
4438 : 0 : PMD_INIT_FUNC_TRACE();
4439 : :
4440 : : /**
4441 : : * Vlan 0 is the generic filter for untagged packets
4442 : : * and can't be removed or added by user.
4443 : : */
4444 [ # # ]: 0 : if (vlan_id == 0)
4445 : : return 0;
4446 : :
4447 [ # # ]: 0 : if (on) {
4448 : 0 : ret = ice_add_vlan_filter(vsi, &vlan);
4449 [ # # ]: 0 : if (ret < 0) {
4450 : 0 : PMD_DRV_LOG(ERR, "Failed to add vlan filter");
4451 : 0 : return -EINVAL;
4452 : : }
4453 : : } else {
4454 : 0 : ret = ice_remove_vlan_filter(vsi, &vlan);
4455 [ # # ]: 0 : if (ret < 0) {
4456 : 0 : PMD_DRV_LOG(ERR, "Failed to remove vlan filter");
4457 : 0 : return -EINVAL;
4458 : : }
4459 : : }
4460 : :
4461 : : return 0;
4462 : : }
4463 : :
4464 : : /* In Single VLAN Mode (SVM), single VLAN filters via ICE_SW_LKUP_VLAN are
4465 : : * based on the inner VLAN ID, so the VLAN TPID (i.e. 0x8100 or 0x888a8)
4466 : : * doesn't matter. In Double VLAN Mode (DVM), outer/single VLAN filters via
4467 : : * ICE_SW_LKUP_VLAN are based on the outer/single VLAN ID + VLAN TPID.
4468 : : *
4469 : : * For both modes add a VLAN 0 + no VLAN TPID filter to handle untagged traffic
4470 : : * when VLAN pruning is enabled. Also, this handles VLAN 0 priority tagged
4471 : : * traffic in SVM, since the VLAN TPID isn't part of filtering.
4472 : : *
4473 : : * If DVM is enabled then an explicit VLAN 0 + VLAN TPID filter needs to be
4474 : : * added to allow VLAN 0 priority tagged traffic in DVM, since the VLAN TPID is
4475 : : * part of filtering.
4476 : : */
4477 : : static int
4478 : 0 : ice_vsi_add_vlan_zero(struct ice_vsi *vsi)
4479 : : {
4480 : : struct ice_vlan vlan;
4481 : : int err;
4482 : :
4483 : 0 : vlan = ICE_VLAN(0, 0);
4484 : 0 : err = ice_add_vlan_filter(vsi, &vlan);
4485 [ # # ]: 0 : if (err) {
4486 : 0 : PMD_DRV_LOG(DEBUG, "Failed to add VLAN ID 0");
4487 : 0 : return err;
4488 : : }
4489 : :
4490 : : /* in SVM both VLAN 0 filters are identical */
4491 [ # # ]: 0 : if (!ice_is_dvm_ena(&vsi->adapter->hw))
4492 : : return 0;
4493 : :
4494 : 0 : vlan = ICE_VLAN(RTE_ETHER_TYPE_VLAN, 0);
4495 : 0 : err = ice_add_vlan_filter(vsi, &vlan);
4496 [ # # ]: 0 : if (err) {
4497 : 0 : PMD_DRV_LOG(DEBUG, "Failed to add VLAN ID 0 in double VLAN mode");
4498 : 0 : return err;
4499 : : }
4500 : :
4501 : : return 0;
4502 : : }
4503 : :
4504 : : /*
4505 : : * Delete the VLAN 0 filters in the same manner that they were added in
4506 : : * ice_vsi_add_vlan_zero.
4507 : : */
4508 : : static int
4509 : 0 : ice_vsi_del_vlan_zero(struct ice_vsi *vsi)
4510 : : {
4511 : : struct ice_vlan vlan;
4512 : : int err;
4513 : :
4514 : 0 : vlan = ICE_VLAN(0, 0);
4515 : 0 : err = ice_remove_vlan_filter(vsi, &vlan);
4516 [ # # ]: 0 : if (err) {
4517 : 0 : PMD_DRV_LOG(DEBUG, "Failed to remove VLAN ID 0");
4518 : 0 : return err;
4519 : : }
4520 : :
4521 : : /* in SVM both VLAN 0 filters are identical */
4522 [ # # ]: 0 : if (!ice_is_dvm_ena(&vsi->adapter->hw))
4523 : : return 0;
4524 : :
4525 : 0 : vlan = ICE_VLAN(RTE_ETHER_TYPE_VLAN, 0);
4526 : 0 : err = ice_remove_vlan_filter(vsi, &vlan);
4527 [ # # ]: 0 : if (err) {
4528 : 0 : PMD_DRV_LOG(DEBUG, "Failed to remove VLAN ID 0 in double VLAN mode");
4529 : 0 : return err;
4530 : : }
4531 : :
4532 : : return 0;
4533 : : }
4534 : :
4535 : : /* Configure vlan filter on or off */
4536 : : static int
4537 : 0 : ice_vsi_config_vlan_filter(struct ice_vsi *vsi, bool on)
4538 : : {
4539 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4540 : : struct ice_vsi_ctx ctxt;
4541 : : uint8_t sw_flags2;
4542 : : int ret = 0;
4543 : :
4544 : : sw_flags2 = ICE_AQ_VSI_SW_FLAG_RX_VLAN_PRUNE_ENA;
4545 : :
4546 [ # # ]: 0 : if (on)
4547 : 0 : vsi->info.sw_flags2 |= sw_flags2;
4548 : : else
4549 : 0 : vsi->info.sw_flags2 &= ~sw_flags2;
4550 : :
4551 : 0 : vsi->info.sw_id = hw->port_info->sw_id;
4552 [ # # ]: 0 : (void)rte_memcpy(&ctxt.info, &vsi->info, sizeof(vsi->info));
4553 : 0 : ctxt.info.valid_sections =
4554 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_SW_VALID |
4555 : : ICE_AQ_VSI_PROP_SECURITY_VALID);
4556 : 0 : ctxt.vsi_num = vsi->vsi_id;
4557 : :
4558 : 0 : ret = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
4559 [ # # ]: 0 : if (ret) {
4560 [ # # ]: 0 : PMD_DRV_LOG(INFO, "Update VSI failed to %s vlan rx pruning",
4561 : : on ? "enable" : "disable");
4562 : 0 : return -EINVAL;
4563 : : } else {
4564 : 0 : vsi->info.valid_sections |=
4565 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_SW_VALID |
4566 : : ICE_AQ_VSI_PROP_SECURITY_VALID);
4567 : : }
4568 : :
4569 : : /* consist with other drivers, allow untagged packet when vlan filter on */
4570 [ # # ]: 0 : if (on)
4571 : 0 : ret = ice_vsi_add_vlan_zero(vsi);
4572 : : else
4573 : 0 : ret = ice_vsi_del_vlan_zero(vsi);
4574 : :
4575 : : return 0;
4576 : : }
4577 : :
4578 : : /* Manage VLAN stripping for the VSI for Rx */
4579 : : static int
4580 : 0 : ice_vsi_manage_vlan_stripping(struct ice_vsi *vsi, bool ena)
4581 : : {
4582 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4583 : : struct ice_vsi_ctx ctxt;
4584 : : enum ice_status status;
4585 : : int err = 0;
4586 : :
4587 : : /* do not allow modifying VLAN stripping when a port VLAN is configured
4588 : : * on this VSI
4589 : : */
4590 [ # # ]: 0 : if (vsi->info.port_based_inner_vlan)
4591 : : return 0;
4592 : :
4593 : : memset(&ctxt, 0, sizeof(ctxt));
4594 : :
4595 [ # # ]: 0 : if (ena)
4596 : : /* Strip VLAN tag from Rx packet and put it in the desc */
4597 : : ctxt.info.inner_vlan_flags =
4598 : : ICE_AQ_VSI_INNER_VLAN_EMODE_STR_BOTH;
4599 : : else
4600 : : /* Disable stripping. Leave tag in packet */
4601 : 0 : ctxt.info.inner_vlan_flags =
4602 : : ICE_AQ_VSI_INNER_VLAN_EMODE_NOTHING;
4603 : :
4604 : : /* Allow all packets untagged/tagged */
4605 : 0 : ctxt.info.inner_vlan_flags |= ICE_AQ_VSI_INNER_VLAN_TX_MODE_ALL;
4606 : :
4607 : 0 : ctxt.info.valid_sections = rte_cpu_to_le_16(ICE_AQ_VSI_PROP_VLAN_VALID);
4608 : :
4609 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
4610 [ # # ]: 0 : if (status) {
4611 [ # # ]: 0 : PMD_DRV_LOG(ERR, "Update VSI failed to %s vlan stripping",
4612 : : ena ? "enable" : "disable");
4613 : : err = -EIO;
4614 : : } else {
4615 : 0 : vsi->info.inner_vlan_flags = ctxt.info.inner_vlan_flags;
4616 : : }
4617 : :
4618 : : return err;
4619 : : }
4620 : :
4621 : : static int
4622 : : ice_vsi_ena_inner_stripping(struct ice_vsi *vsi)
4623 : : {
4624 : 0 : return ice_vsi_manage_vlan_stripping(vsi, true);
4625 : : }
4626 : :
4627 : : static int
4628 : : ice_vsi_dis_inner_stripping(struct ice_vsi *vsi)
4629 : : {
4630 : 0 : return ice_vsi_manage_vlan_stripping(vsi, false);
4631 : : }
4632 : :
4633 : : /**
4634 : : * tpid_to_vsi_outer_vlan_type - convert from TPID to VSI context based tag_type
4635 : : * @tpid: tpid used to translate into VSI context based tag_type
4636 : : * @tag_type: output variable to hold the VSI context based tag type
4637 : : */
4638 : : static int tpid_to_vsi_outer_vlan_type(u16 tpid, u8 *tag_type)
4639 : : {
4640 [ # # # # : 0 : switch (tpid) {
# # # # ]
4641 : : case RTE_ETHER_TYPE_VLAN:
4642 : : *tag_type = ICE_AQ_VSI_OUTER_TAG_VLAN_8100;
4643 : : break;
4644 : : case RTE_ETHER_TYPE_QINQ:
4645 : : *tag_type = ICE_AQ_VSI_OUTER_TAG_STAG;
4646 : : break;
4647 : : case RTE_ETHER_TYPE_QINQ1:
4648 : : *tag_type = ICE_AQ_VSI_OUTER_TAG_VLAN_9100;
4649 : : break;
4650 : : default:
4651 : : *tag_type = 0;
4652 : : return -EINVAL;
4653 : : }
4654 : :
4655 : : return 0;
4656 : : }
4657 : :
4658 : : /**
4659 : : * ice_is_supported_port_vlan_proto - make sure the vlan_proto is supported
4660 : : * @hw: hardware structure used to check the VLAN mode
4661 : : * @vlan_proto: VLAN TPID being checked
4662 : : *
4663 : : * If the device is configured in Double VLAN Mode (DVM), it supports three
4664 : : * types: RTE_ETHER_TYPE_VLAN, RTE_ETHER_TYPE_QINQ1 and RTE_ETHER_TYPE_QINQ. If the device is
4665 : : * configured in Single VLAN Mode (SVM), then only RTE_ETHER_TYPE_VLAN is supported.
4666 : : */
4667 : : static bool
4668 : 0 : ice_is_supported_port_vlan_proto(struct ice_hw *hw, u16 vlan_proto)
4669 : : {
4670 : : bool is_supported = false;
4671 : :
4672 [ # # # # ]: 0 : switch (vlan_proto) {
4673 : 0 : case RTE_ETHER_TYPE_VLAN:
4674 : : is_supported = true;
4675 : 0 : break;
4676 : 0 : case RTE_ETHER_TYPE_QINQ:
4677 [ # # ]: 0 : if (ice_is_dvm_ena(hw))
4678 : : is_supported = true;
4679 : : break;
4680 : 0 : case RTE_ETHER_TYPE_QINQ1:
4681 [ # # ]: 0 : if (ice_is_dvm_ena(hw))
4682 : : is_supported = true;
4683 : : break;
4684 : : }
4685 : :
4686 : 0 : return is_supported;
4687 : : }
4688 : :
4689 : : /**
4690 : : * ice_vsi_ena_outer_stripping - enable outer VLAN stripping
4691 : : * @vsi: VSI to configure
4692 : : * @tpid: TPID to enable outer VLAN stripping for
4693 : : *
4694 : : * Enable outer VLAN stripping via VSI context. This function should only be
4695 : : * used if DVM is supported.
4696 : : *
4697 : : * Since the VSI context only supports a single TPID for insertion and
4698 : : * stripping, setting the TPID for stripping will affect the TPID for insertion.
4699 : : * Callers need to be aware of this limitation.
4700 : : *
4701 : : * Only modify outer VLAN stripping settings and the VLAN TPID. Outer VLAN
4702 : : * insertion settings are unmodified.
4703 : : *
4704 : : * This enables hardware to strip a VLAN tag with the specified TPID to be
4705 : : * stripped from the packet and placed in the receive descriptor.
4706 : : */
4707 : 0 : static int ice_vsi_ena_outer_stripping(struct ice_vsi *vsi, u16 tpid)
4708 : : {
4709 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4710 : : struct ice_vsi_ctx ctxt;
4711 : : enum ice_status status;
4712 : : u8 tag_type;
4713 : : int err = 0;
4714 : :
4715 : : /* do not allow modifying VLAN stripping when a port VLAN is configured
4716 : : * on this VSI
4717 : : */
4718 [ # # ]: 0 : if (vsi->info.port_based_outer_vlan)
4719 : : return 0;
4720 : :
4721 : : if (tpid_to_vsi_outer_vlan_type(tpid, &tag_type))
4722 : : return -EINVAL;
4723 : :
4724 : : memset(&ctxt, 0, sizeof(ctxt));
4725 : :
4726 : 0 : ctxt.info.valid_sections =
4727 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID);
4728 : : /* clear current outer VLAN strip settings */
4729 : 0 : ctxt.info.outer_vlan_flags = vsi->info.outer_vlan_flags &
4730 : : ~(ICE_AQ_VSI_OUTER_VLAN_EMODE_M | ICE_AQ_VSI_OUTER_TAG_TYPE_M);
4731 : 0 : ctxt.info.outer_vlan_flags |=
4732 : : (ICE_AQ_VSI_OUTER_VLAN_EMODE_SHOW_BOTH <<
4733 : : ICE_AQ_VSI_OUTER_VLAN_EMODE_S) |
4734 : 0 : ((tag_type << ICE_AQ_VSI_OUTER_TAG_TYPE_S) &
4735 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M);
4736 : :
4737 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
4738 [ # # ]: 0 : if (status) {
4739 : 0 : PMD_DRV_LOG(ERR, "Update VSI failed to enable outer VLAN stripping");
4740 : : err = -EIO;
4741 : : } else {
4742 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
4743 : : }
4744 : :
4745 : : return err;
4746 : : }
4747 : :
4748 : : static int
4749 : 0 : ice_vsi_dis_outer_stripping(struct ice_vsi *vsi)
4750 : : {
4751 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4752 : : struct ice_vsi_ctx ctxt;
4753 : : enum ice_status status;
4754 : : int err = 0;
4755 : :
4756 [ # # ]: 0 : if (vsi->info.port_based_outer_vlan)
4757 : : return 0;
4758 : :
4759 : : memset(&ctxt, 0, sizeof(ctxt));
4760 : :
4761 : 0 : ctxt.info.valid_sections =
4762 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID);
4763 : : /* clear current outer VLAN strip settings */
4764 : 0 : ctxt.info.outer_vlan_flags = vsi->info.outer_vlan_flags &
4765 : : ~ICE_AQ_VSI_OUTER_VLAN_EMODE_M;
4766 : 0 : ctxt.info.outer_vlan_flags |= ICE_AQ_VSI_OUTER_VLAN_EMODE_NOTHING <<
4767 : : ICE_AQ_VSI_OUTER_VLAN_EMODE_S;
4768 : :
4769 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
4770 [ # # ]: 0 : if (status) {
4771 : 0 : PMD_DRV_LOG(ERR, "Update VSI failed to disable outer VLAN stripping");
4772 : : err = -EIO;
4773 : : } else {
4774 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
4775 : : }
4776 : :
4777 : : return err;
4778 : : }
4779 : :
4780 : : static int
4781 : 0 : ice_vsi_config_vlan_stripping(struct ice_vsi *vsi, bool ena)
4782 : : {
4783 : : int ret;
4784 : :
4785 [ # # ]: 0 : if (ena)
4786 : : ret = ice_vsi_ena_inner_stripping(vsi);
4787 : : else
4788 : : ret = ice_vsi_dis_inner_stripping(vsi);
4789 : :
4790 : 0 : return ret;
4791 : : }
4792 : :
4793 : : /**
4794 : : * ice_vsi_update_l2tsel - update l2tsel field for all Rx rings on this VSI
4795 : : * @vsi: VSI used to update l2tsel on
4796 : : * @l2tsel: l2tsel setting requested
4797 : : *
4798 : : * Use the l2tsel setting to update all of the Rx queue context bits for l2tsel.
4799 : : * This will modify which descriptor field the first offloaded VLAN will be
4800 : : * stripped into.
4801 : : */
4802 : 0 : static void ice_vsi_update_l2tsel(struct ice_vsi *vsi, enum ice_l2tsel l2tsel)
4803 : : {
4804 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4805 : : struct ice_pf *pf = ICE_VSI_TO_PF(vsi);
4806 : 0 : struct rte_eth_dev_data *dev_data = pf->dev_data;
4807 : : u32 l2tsel_bit;
4808 : : uint16_t i;
4809 : :
4810 [ # # ]: 0 : if (l2tsel == ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG2_2ND)
4811 : : l2tsel_bit = 0;
4812 : : else
4813 : : l2tsel_bit = BIT(ICE_L2TSEL_BIT_OFFSET);
4814 : :
4815 [ # # ]: 0 : for (i = 0; i < dev_data->nb_rx_queues; i++) {
4816 : : u32 qrx_context_offset;
4817 : : u32 regval;
4818 : :
4819 : : qrx_context_offset =
4820 : 0 : QRX_CONTEXT(ICE_L2TSEL_QRX_CONTEXT_REG_IDX, i);
4821 : :
4822 : 0 : regval = rd32(hw, qrx_context_offset);
4823 : 0 : regval &= ~BIT(ICE_L2TSEL_BIT_OFFSET);
4824 : 0 : regval |= l2tsel_bit;
4825 : 0 : wr32(hw, qrx_context_offset, regval);
4826 : : }
4827 : 0 : }
4828 : :
4829 : : /* Configure outer vlan stripping on or off in QinQ mode */
4830 : : static int
4831 : 0 : ice_vsi_config_outer_vlan_stripping(struct ice_vsi *vsi, bool on)
4832 : : {
4833 : 0 : uint16_t outer_ethertype = vsi->adapter->pf.outer_ethertype;
4834 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4835 : : int err = 0;
4836 : :
4837 [ # # ]: 0 : if (vsi->vsi_id >= ICE_MAX_NUM_VSIS) {
4838 : 0 : PMD_DRV_LOG(ERR, "VSI ID exceeds the maximum");
4839 : 0 : return -EINVAL;
4840 : : }
4841 : :
4842 [ # # ]: 0 : if (!ice_is_dvm_ena(hw)) {
4843 : 0 : PMD_DRV_LOG(ERR, "Single VLAN mode (SVM) does not support qinq");
4844 : 0 : return -EOPNOTSUPP;
4845 : : }
4846 : :
4847 [ # # ]: 0 : if (on) {
4848 : 0 : err = ice_vsi_ena_outer_stripping(vsi, outer_ethertype);
4849 [ # # ]: 0 : if (!err) {
4850 : : enum ice_l2tsel l2tsel =
4851 : : ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG2_2ND;
4852 : :
4853 : : /* PF tells the VF that the outer VLAN tag is always
4854 : : * extracted to VIRTCHNL_VLAN_TAG_LOCATION_L2TAG2_2 and
4855 : : * inner is always extracted to
4856 : : * VIRTCHNL_VLAN_TAG_LOCATION_L2TAG1. This is needed to
4857 : : * support outer stripping so the first tag always ends
4858 : : * up in L2TAG2_2ND and the second/inner tag, if
4859 : : * enabled, is extracted in L2TAG1.
4860 : : */
4861 : 0 : ice_vsi_update_l2tsel(vsi, l2tsel);
4862 : : }
4863 : : } else {
4864 : 0 : err = ice_vsi_dis_outer_stripping(vsi);
4865 [ # # ]: 0 : if (!err) {
4866 : : enum ice_l2tsel l2tsel =
4867 : : ICE_L2TSEL_EXTRACT_FIRST_TAG_L2TAG1;
4868 : :
4869 : : /* PF tells the VF that the outer VLAN tag is always
4870 : : * extracted to VIRTCHNL_VLAN_TAG_LOCATION_L2TAG2_2 and
4871 : : * inner is always extracted to
4872 : : * VIRTCHNL_VLAN_TAG_LOCATION_L2TAG1. This is needed to
4873 : : * support inner stripping while outer stripping is
4874 : : * disabled so that the first and only tag is extracted
4875 : : * in L2TAG1.
4876 : : */
4877 : 0 : ice_vsi_update_l2tsel(vsi, l2tsel);
4878 : : }
4879 : : }
4880 : :
4881 : : return err;
4882 : : }
4883 : :
4884 : : static int
4885 : 0 : ice_vlan_offload_set(struct rte_eth_dev *dev, int mask)
4886 : : {
4887 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4888 : 0 : struct ice_vsi *vsi = pf->main_vsi;
4889 : : struct rte_eth_rxmode *rxmode;
4890 : :
4891 : : rxmode = &dev->data->dev_conf.rxmode;
4892 [ # # ]: 0 : if (mask & RTE_ETH_VLAN_FILTER_MASK) {
4893 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_VLAN_FILTER)
4894 : 0 : ice_vsi_config_vlan_filter(vsi, true);
4895 : : else
4896 : 0 : ice_vsi_config_vlan_filter(vsi, false);
4897 : : }
4898 : :
4899 [ # # ]: 0 : if (mask & RTE_ETH_VLAN_STRIP_MASK) {
4900 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_VLAN_STRIP)
4901 : 0 : ice_vsi_config_vlan_stripping(vsi, true);
4902 : : else
4903 : 0 : ice_vsi_config_vlan_stripping(vsi, false);
4904 : : }
4905 : :
4906 [ # # ]: 0 : if (mask & RTE_ETH_QINQ_STRIP_MASK) {
4907 : : /* Enable or disable outer VLAN stripping */
4908 [ # # ]: 0 : if (rxmode->offloads & RTE_ETH_RX_OFFLOAD_QINQ_STRIP)
4909 : 0 : ice_vsi_config_outer_vlan_stripping(vsi, true);
4910 : : else
4911 : 0 : ice_vsi_config_outer_vlan_stripping(vsi, false);
4912 : : }
4913 : :
4914 : 0 : return 0;
4915 : : }
4916 : :
4917 : : static int
4918 : 0 : ice_get_rss_lut(struct ice_vsi *vsi, uint8_t *lut, uint16_t lut_size)
4919 : : {
4920 : : struct ice_aq_get_set_rss_lut_params lut_params;
4921 : 0 : struct ice_pf *pf = ICE_VSI_TO_PF(vsi);
4922 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
4923 : : int ret;
4924 : :
4925 [ # # ]: 0 : if (!lut)
4926 : : return -EINVAL;
4927 : :
4928 [ # # ]: 0 : if (pf->flags & ICE_FLAG_RSS_AQ_CAPABLE) {
4929 : 0 : lut_params.vsi_handle = vsi->idx;
4930 : 0 : lut_params.lut_size = lut_size;
4931 : 0 : lut_params.lut_type = ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_PF;
4932 : 0 : lut_params.lut = lut;
4933 : 0 : lut_params.global_lut_id = 0;
4934 : 0 : ret = ice_aq_get_rss_lut(hw, &lut_params);
4935 [ # # ]: 0 : if (ret) {
4936 : 0 : PMD_DRV_LOG(ERR, "Failed to get RSS lookup table");
4937 : 0 : return -EINVAL;
4938 : : }
4939 : : } else {
4940 : : uint64_t *lut_dw = (uint64_t *)lut;
4941 : 0 : uint16_t i, lut_size_dw = lut_size / 4;
4942 : :
4943 [ # # ]: 0 : for (i = 0; i < lut_size_dw; i++)
4944 : 0 : lut_dw[i] = ICE_READ_REG(hw, PFQF_HLUT(i));
4945 : : }
4946 : :
4947 : : return 0;
4948 : : }
4949 : :
4950 : : static int
4951 : 0 : ice_set_rss_lut(struct ice_vsi *vsi, uint8_t *lut, uint16_t lut_size)
4952 : : {
4953 : : struct ice_aq_get_set_rss_lut_params lut_params;
4954 : : struct ice_pf *pf;
4955 : : struct ice_hw *hw;
4956 : : int ret;
4957 : :
4958 [ # # ]: 0 : if (!vsi || !lut)
4959 : : return -EINVAL;
4960 : :
4961 : 0 : pf = ICE_VSI_TO_PF(vsi);
4962 : 0 : hw = ICE_VSI_TO_HW(vsi);
4963 : :
4964 [ # # ]: 0 : if (pf->flags & ICE_FLAG_RSS_AQ_CAPABLE) {
4965 : 0 : lut_params.vsi_handle = vsi->idx;
4966 : 0 : lut_params.lut_size = lut_size;
4967 : 0 : lut_params.lut_type = ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_PF;
4968 : 0 : lut_params.lut = lut;
4969 : 0 : lut_params.global_lut_id = 0;
4970 : 0 : ret = ice_aq_set_rss_lut(hw, &lut_params);
4971 [ # # ]: 0 : if (ret) {
4972 : 0 : PMD_DRV_LOG(ERR, "Failed to set RSS lookup table");
4973 : 0 : return -EINVAL;
4974 : : }
4975 : : } else {
4976 : : uint64_t *lut_dw = (uint64_t *)lut;
4977 : 0 : uint16_t i, lut_size_dw = lut_size / 4;
4978 : :
4979 [ # # ]: 0 : for (i = 0; i < lut_size_dw; i++)
4980 : 0 : ICE_WRITE_REG(hw, PFQF_HLUT(i), lut_dw[i]);
4981 : :
4982 : 0 : ice_flush(hw);
4983 : : }
4984 : :
4985 : : return 0;
4986 : : }
4987 : :
4988 : : static int
4989 : 0 : ice_rss_reta_update(struct rte_eth_dev *dev,
4990 : : struct rte_eth_rss_reta_entry64 *reta_conf,
4991 : : uint16_t reta_size)
4992 : : {
4993 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
4994 : 0 : uint16_t i, lut_size = pf->hash_lut_size;
4995 : : uint16_t idx, shift;
4996 : : uint8_t *lut;
4997 : : int ret;
4998 : :
4999 : 0 : if (reta_size != ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_128 &&
5000 [ # # # # ]: 0 : reta_size != ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_512 &&
5001 : : reta_size != ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_2K) {
5002 : 0 : PMD_DRV_LOG(ERR,
5003 : : "The size of hash lookup table configured (%d)"
5004 : : "doesn't match the number hardware can "
5005 : : "supported (128, 512, 2048)",
5006 : : reta_size);
5007 : 0 : return -EINVAL;
5008 : : }
5009 : :
5010 : : /* It MUST use the current LUT size to get the RSS lookup table,
5011 : : * otherwise if will fail with -100 error code.
5012 : : */
5013 : 0 : lut = rte_zmalloc(NULL, RTE_MAX(reta_size, lut_size), 0);
5014 [ # # ]: 0 : if (!lut) {
5015 : 0 : PMD_DRV_LOG(ERR, "No memory can be allocated");
5016 : 0 : return -ENOMEM;
5017 : : }
5018 : 0 : ret = ice_get_rss_lut(pf->main_vsi, lut, lut_size);
5019 [ # # ]: 0 : if (ret)
5020 : 0 : goto out;
5021 : :
5022 [ # # ]: 0 : for (i = 0; i < reta_size; i++) {
5023 : 0 : idx = i / RTE_ETH_RETA_GROUP_SIZE;
5024 : 0 : shift = i % RTE_ETH_RETA_GROUP_SIZE;
5025 [ # # ]: 0 : if (reta_conf[idx].mask & (1ULL << shift))
5026 : 0 : lut[i] = reta_conf[idx].reta[shift];
5027 : : }
5028 : 0 : ret = ice_set_rss_lut(pf->main_vsi, lut, reta_size);
5029 [ # # ]: 0 : if (ret == 0 && lut_size != reta_size) {
5030 : 0 : PMD_DRV_LOG(INFO,
5031 : : "The size of hash lookup table is changed from (%d) to (%d)",
5032 : : lut_size, reta_size);
5033 : 0 : pf->hash_lut_size = reta_size;
5034 : : }
5035 : :
5036 : 0 : out:
5037 : 0 : rte_free(lut);
5038 : :
5039 : 0 : return ret;
5040 : : }
5041 : :
5042 : : static int
5043 : 0 : ice_rss_reta_query(struct rte_eth_dev *dev,
5044 : : struct rte_eth_rss_reta_entry64 *reta_conf,
5045 : : uint16_t reta_size)
5046 : : {
5047 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5048 : 0 : uint16_t i, lut_size = pf->hash_lut_size;
5049 : : uint16_t idx, shift;
5050 : : uint8_t *lut;
5051 : : int ret;
5052 : :
5053 [ # # ]: 0 : if (reta_size != lut_size) {
5054 : 0 : PMD_DRV_LOG(ERR,
5055 : : "The size of hash lookup table configured (%d)"
5056 : : "doesn't match the number hardware can "
5057 : : "supported (%d)",
5058 : : reta_size, lut_size);
5059 : 0 : return -EINVAL;
5060 : : }
5061 : :
5062 : 0 : lut = rte_zmalloc(NULL, reta_size, 0);
5063 [ # # ]: 0 : if (!lut) {
5064 : 0 : PMD_DRV_LOG(ERR, "No memory can be allocated");
5065 : 0 : return -ENOMEM;
5066 : : }
5067 : :
5068 : 0 : ret = ice_get_rss_lut(pf->main_vsi, lut, reta_size);
5069 [ # # ]: 0 : if (ret)
5070 : 0 : goto out;
5071 : :
5072 [ # # ]: 0 : for (i = 0; i < reta_size; i++) {
5073 : 0 : idx = i / RTE_ETH_RETA_GROUP_SIZE;
5074 : 0 : shift = i % RTE_ETH_RETA_GROUP_SIZE;
5075 [ # # ]: 0 : if (reta_conf[idx].mask & (1ULL << shift))
5076 : 0 : reta_conf[idx].reta[shift] = lut[i];
5077 : : }
5078 : :
5079 : 0 : out:
5080 : 0 : rte_free(lut);
5081 : :
5082 : 0 : return ret;
5083 : : }
5084 : :
5085 : : static int
5086 : 0 : ice_set_rss_key(struct ice_vsi *vsi, uint8_t *key, uint8_t key_len)
5087 : : {
5088 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5089 : : int ret = 0;
5090 : :
5091 [ # # ]: 0 : if (!key || key_len == 0) {
5092 : 0 : PMD_DRV_LOG(DEBUG, "No key to be configured");
5093 : 0 : return 0;
5094 [ # # ]: 0 : } else if (key_len != (VSIQF_HKEY_MAX_INDEX + 1) *
5095 : : sizeof(uint32_t)) {
5096 : 0 : PMD_DRV_LOG(ERR, "Invalid key length %u", key_len);
5097 : 0 : return -EINVAL;
5098 : : }
5099 : :
5100 : : struct ice_aqc_get_set_rss_keys *key_dw =
5101 : : (struct ice_aqc_get_set_rss_keys *)key;
5102 : :
5103 : 0 : ret = ice_aq_set_rss_key(hw, vsi->idx, key_dw);
5104 [ # # ]: 0 : if (ret) {
5105 : 0 : PMD_DRV_LOG(ERR, "Failed to configure RSS key via AQ");
5106 : : ret = -EINVAL;
5107 : : }
5108 : :
5109 : : return ret;
5110 : : }
5111 : :
5112 : : static int
5113 : 0 : ice_get_rss_key(struct ice_vsi *vsi, uint8_t *key, uint8_t *key_len)
5114 : : {
5115 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5116 : : int ret;
5117 : :
5118 [ # # ]: 0 : if (!key || !key_len)
5119 : : return -EINVAL;
5120 : :
5121 : 0 : ret = ice_aq_get_rss_key
5122 : 0 : (hw, vsi->idx,
5123 : : (struct ice_aqc_get_set_rss_keys *)key);
5124 [ # # ]: 0 : if (ret) {
5125 : 0 : PMD_DRV_LOG(ERR, "Failed to get RSS key via AQ");
5126 : 0 : return -EINVAL;
5127 : : }
5128 : 0 : *key_len = (VSIQF_HKEY_MAX_INDEX + 1) * sizeof(uint32_t);
5129 : :
5130 : 0 : return 0;
5131 : : }
5132 : :
5133 : : static int
5134 : 0 : ice_rss_hash_update(struct rte_eth_dev *dev,
5135 : : struct rte_eth_rss_conf *rss_conf)
5136 : : {
5137 : : enum ice_status status = ICE_SUCCESS;
5138 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5139 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5140 : :
5141 : : /* set hash key */
5142 : 0 : status = ice_set_rss_key(vsi, rss_conf->rss_key, rss_conf->rss_key_len);
5143 [ # # ]: 0 : if (status)
5144 : : return status;
5145 : :
5146 [ # # ]: 0 : if (rss_conf->rss_hf == 0)
5147 : 0 : pf->rss_hf = 0;
5148 : :
5149 : : /* RSS hash configuration */
5150 : 0 : ice_rss_hash_set(pf, rss_conf->rss_hf);
5151 : :
5152 : 0 : return 0;
5153 : : }
5154 : :
5155 : : static int
5156 : 0 : ice_rss_hash_conf_get(struct rte_eth_dev *dev,
5157 : : struct rte_eth_rss_conf *rss_conf)
5158 : : {
5159 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5160 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5161 : :
5162 : 0 : ice_get_rss_key(vsi, rss_conf->rss_key,
5163 : : &rss_conf->rss_key_len);
5164 : :
5165 : 0 : rss_conf->rss_hf = pf->rss_hf;
5166 : 0 : return 0;
5167 : : }
5168 : :
5169 : : static int
5170 : 0 : ice_promisc_enable(struct rte_eth_dev *dev)
5171 : : {
5172 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5173 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5174 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5175 : : enum ice_status status;
5176 : : uint8_t pmask;
5177 : : int ret = 0;
5178 : :
5179 : : pmask = ICE_PROMISC_UCAST_RX | ICE_PROMISC_UCAST_TX |
5180 : : ICE_PROMISC_MCAST_RX | ICE_PROMISC_MCAST_TX;
5181 : :
5182 : 0 : status = ice_set_vsi_promisc(hw, vsi->idx, pmask, 0);
5183 [ # # # ]: 0 : switch (status) {
5184 : 0 : case ICE_ERR_ALREADY_EXISTS:
5185 : 0 : PMD_DRV_LOG(DEBUG, "Promisc mode has already been enabled");
5186 : : case ICE_SUCCESS:
5187 : : break;
5188 : 0 : default:
5189 : 0 : PMD_DRV_LOG(ERR, "Failed to enable promisc, err=%d", status);
5190 : : ret = -EAGAIN;
5191 : : }
5192 : :
5193 : 0 : return ret;
5194 : : }
5195 : :
5196 : : static int
5197 : 0 : ice_promisc_disable(struct rte_eth_dev *dev)
5198 : : {
5199 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5200 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5201 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5202 : : enum ice_status status;
5203 : : uint8_t pmask;
5204 : : int ret = 0;
5205 : :
5206 [ # # ]: 0 : if (dev->data->all_multicast == 1)
5207 : : pmask = ICE_PROMISC_UCAST_RX | ICE_PROMISC_UCAST_TX;
5208 : : else
5209 : : pmask = ICE_PROMISC_UCAST_RX | ICE_PROMISC_UCAST_TX |
5210 : : ICE_PROMISC_MCAST_RX | ICE_PROMISC_MCAST_TX;
5211 : :
5212 : 0 : status = ice_clear_vsi_promisc(hw, vsi->idx, pmask, 0);
5213 [ # # ]: 0 : if (status != ICE_SUCCESS) {
5214 : 0 : PMD_DRV_LOG(ERR, "Failed to clear promisc, err=%d", status);
5215 : : ret = -EAGAIN;
5216 : : }
5217 : :
5218 : 0 : return ret;
5219 : : }
5220 : :
5221 : : static int
5222 : 0 : ice_allmulti_enable(struct rte_eth_dev *dev)
5223 : : {
5224 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5225 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5226 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5227 : : enum ice_status status;
5228 : : uint8_t pmask;
5229 : : int ret = 0;
5230 : :
5231 : : pmask = ICE_PROMISC_MCAST_RX | ICE_PROMISC_MCAST_TX;
5232 : :
5233 : 0 : status = ice_set_vsi_promisc(hw, vsi->idx, pmask, 0);
5234 : :
5235 [ # # # ]: 0 : switch (status) {
5236 : 0 : case ICE_ERR_ALREADY_EXISTS:
5237 : 0 : PMD_DRV_LOG(DEBUG, "Allmulti has already been enabled");
5238 : : case ICE_SUCCESS:
5239 : : break;
5240 : 0 : default:
5241 : 0 : PMD_DRV_LOG(ERR, "Failed to enable allmulti, err=%d", status);
5242 : : ret = -EAGAIN;
5243 : : }
5244 : :
5245 : 0 : return ret;
5246 : : }
5247 : :
5248 : : static int
5249 : 0 : ice_allmulti_disable(struct rte_eth_dev *dev)
5250 : : {
5251 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5252 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5253 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5254 : : enum ice_status status;
5255 : : uint8_t pmask;
5256 : : int ret = 0;
5257 : :
5258 [ # # ]: 0 : if (dev->data->promiscuous == 1)
5259 : : return 0; /* must remain in all_multicast mode */
5260 : :
5261 : : pmask = ICE_PROMISC_MCAST_RX | ICE_PROMISC_MCAST_TX;
5262 : :
5263 : 0 : status = ice_clear_vsi_promisc(hw, vsi->idx, pmask, 0);
5264 [ # # ]: 0 : if (status != ICE_SUCCESS) {
5265 : 0 : PMD_DRV_LOG(ERR, "Failed to clear allmulti, err=%d", status);
5266 : : ret = -EAGAIN;
5267 : : }
5268 : :
5269 : : return ret;
5270 : : }
5271 : :
5272 : 0 : static int ice_rx_queue_intr_enable(struct rte_eth_dev *dev,
5273 : : uint16_t queue_id)
5274 : : {
5275 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
5276 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
5277 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5278 : : uint32_t val;
5279 : : uint16_t msix_intr;
5280 : :
5281 : 0 : msix_intr = rte_intr_vec_list_index_get(intr_handle, queue_id);
5282 : :
5283 : : val = GLINT_DYN_CTL_INTENA_M | GLINT_DYN_CTL_CLEARPBA_M |
5284 : : GLINT_DYN_CTL_ITR_INDX_M;
5285 : : val &= ~GLINT_DYN_CTL_WB_ON_ITR_M;
5286 : :
5287 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(msix_intr), val);
5288 : 0 : rte_intr_ack(pci_dev->intr_handle);
5289 : :
5290 : 0 : return 0;
5291 : : }
5292 : :
5293 : 0 : static int ice_rx_queue_intr_disable(struct rte_eth_dev *dev,
5294 : : uint16_t queue_id)
5295 : : {
5296 : 0 : struct rte_pci_device *pci_dev = ICE_DEV_TO_PCI(dev);
5297 : 0 : struct rte_intr_handle *intr_handle = pci_dev->intr_handle;
5298 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5299 : : uint16_t msix_intr;
5300 : :
5301 : 0 : msix_intr = rte_intr_vec_list_index_get(intr_handle, queue_id);
5302 : :
5303 : 0 : ICE_WRITE_REG(hw, GLINT_DYN_CTL(msix_intr), GLINT_DYN_CTL_WB_ON_ITR_M);
5304 : :
5305 : 0 : return 0;
5306 : : }
5307 : :
5308 : : static int
5309 : 0 : ice_fw_version_get(struct rte_eth_dev *dev, char *fw_version, size_t fw_size)
5310 : : {
5311 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5312 : : u8 ver, patch;
5313 : : u16 build;
5314 : : int ret;
5315 : :
5316 : 0 : ver = hw->flash.orom.major;
5317 : 0 : patch = hw->flash.orom.patch;
5318 : 0 : build = hw->flash.orom.build;
5319 : :
5320 : 0 : ret = snprintf(fw_version, fw_size,
5321 : : "%x.%02x 0x%08x %d.%d.%d",
5322 : 0 : hw->flash.nvm.major,
5323 [ # # ]: 0 : hw->flash.nvm.minor,
5324 : : hw->flash.nvm.eetrack,
5325 : : ver, build, patch);
5326 [ # # ]: 0 : if (ret < 0)
5327 : : return -EINVAL;
5328 : :
5329 : : /* add the size of '\0' */
5330 : 0 : ret += 1;
5331 [ # # ]: 0 : if (fw_size < (size_t)ret)
5332 : : return ret;
5333 : : else
5334 : 0 : return 0;
5335 : : }
5336 : :
5337 : : static int
5338 : 0 : ice_vsi_vlan_pvid_set(struct ice_vsi *vsi, struct ice_vsi_vlan_pvid_info *info)
5339 : : {
5340 : : struct ice_hw *hw;
5341 : : struct ice_vsi_ctx ctxt;
5342 : : uint8_t vlan_flags = 0;
5343 : : int ret;
5344 : :
5345 [ # # ]: 0 : if (!vsi || !info) {
5346 : 0 : PMD_DRV_LOG(ERR, "invalid parameters");
5347 : 0 : return -EINVAL;
5348 : : }
5349 : :
5350 [ # # ]: 0 : if (info->on) {
5351 : 0 : vsi->info.port_based_inner_vlan = info->config.pvid;
5352 : : /**
5353 : : * If insert pvid is enabled, only tagged pkts are
5354 : : * allowed to be sent out.
5355 : : */
5356 : : vlan_flags = ICE_AQ_VSI_INNER_VLAN_INSERT_PVID |
5357 : : ICE_AQ_VSI_INNER_VLAN_TX_MODE_ACCEPTUNTAGGED;
5358 : : } else {
5359 : 0 : vsi->info.port_based_inner_vlan = 0;
5360 [ # # ]: 0 : if (info->config.reject.tagged == 0)
5361 : : vlan_flags |= ICE_AQ_VSI_INNER_VLAN_TX_MODE_ACCEPTTAGGED;
5362 : :
5363 [ # # ]: 0 : if (info->config.reject.untagged == 0)
5364 : 0 : vlan_flags |= ICE_AQ_VSI_INNER_VLAN_TX_MODE_ACCEPTUNTAGGED;
5365 : : }
5366 : 0 : vsi->info.inner_vlan_flags &= ~(ICE_AQ_VSI_INNER_VLAN_INSERT_PVID |
5367 : : ICE_AQ_VSI_INNER_VLAN_EMODE_M);
5368 [ # # ]: 0 : vsi->info.inner_vlan_flags |= vlan_flags;
5369 : : memset(&ctxt, 0, sizeof(ctxt));
5370 [ # # ]: 0 : rte_memcpy(&ctxt.info, &vsi->info, sizeof(vsi->info));
5371 : 0 : ctxt.info.valid_sections =
5372 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_VLAN_VALID);
5373 : 0 : ctxt.vsi_num = vsi->vsi_id;
5374 : :
5375 : 0 : hw = ICE_VSI_TO_HW(vsi);
5376 : 0 : ret = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
5377 [ # # ]: 0 : if (ret != ICE_SUCCESS) {
5378 : 0 : PMD_DRV_LOG(ERR,
5379 : : "update VSI for VLAN insert failed, err %d",
5380 : : ret);
5381 : 0 : return -EINVAL;
5382 : : }
5383 : :
5384 : 0 : vsi->info.valid_sections |=
5385 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_VLAN_VALID);
5386 : :
5387 : 0 : return ret;
5388 : : }
5389 : :
5390 : : /**
5391 : : * ice_vsi_set_outer_port_vlan - set the outer port VLAN and related settings
5392 : : * @vsi: VSI to configure
5393 : : * @vlan_info: packed u16 that contains the VLAN prio and ID
5394 : : * @tpid: TPID of the port VLAN
5395 : : *
5396 : : * Set the port VLAN prio, ID, and TPID.
5397 : : *
5398 : : * Enable VLAN pruning so the VSI doesn't receive any traffic that doesn't match
5399 : : * a VLAN prune rule. The caller should take care to add a VLAN prune rule that
5400 : : * matches the port VLAN ID and TPID.
5401 : : *
5402 : : * Tell hardware to strip outer VLAN tagged packets on receive and don't put
5403 : : * them in the receive descriptor. VSI(s) in port VLANs should not be aware of
5404 : : * the port VLAN ID or TPID they are assigned to.
5405 : : *
5406 : : * Tell hardware to prevent outer VLAN tag insertion on transmit and only allow
5407 : : * untagged outer packets from the transmit descriptor.
5408 : : *
5409 : : * Also, tell the hardware to insert the port VLAN on transmit.
5410 : : */
5411 : : static int
5412 : 0 : ice_vsi_set_outer_port_vlan(struct ice_vsi *vsi, u16 vlan_info, u16 tpid)
5413 : : {
5414 [ # # # # ]: 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5415 : : struct ice_vsi_ctx ctxt;
5416 : : enum ice_status status;
5417 : : u8 tag_type;
5418 : : int err = 0;
5419 : :
5420 : : if (tpid_to_vsi_outer_vlan_type(tpid, &tag_type))
5421 : : return -EINVAL;
5422 : :
5423 : : memset(&ctxt, 0, sizeof(ctxt));
5424 : :
5425 : 0 : ctxt.info = vsi->info;
5426 : :
5427 : 0 : ctxt.info.sw_flags2 |= ICE_AQ_VSI_SW_FLAG_RX_VLAN_PRUNE_ENA;
5428 : :
5429 : 0 : ctxt.info.port_based_outer_vlan = rte_cpu_to_le_16(vlan_info);
5430 : 0 : ctxt.info.outer_vlan_flags =
5431 : : (ICE_AQ_VSI_OUTER_VLAN_EMODE_SHOW <<
5432 : : ICE_AQ_VSI_OUTER_VLAN_EMODE_S) |
5433 : 0 : ((tag_type << ICE_AQ_VSI_OUTER_TAG_TYPE_S) &
5434 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M) |
5435 : : ICE_AQ_VSI_OUTER_VLAN_BLOCK_TX_DESC |
5436 : : (ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ACCEPTUNTAGGED <<
5437 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_S) |
5438 : : ICE_AQ_VSI_OUTER_VLAN_PORT_BASED_INSERT;
5439 : 0 : ctxt.info.valid_sections =
5440 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID |
5441 : : ICE_AQ_VSI_PROP_SW_VALID);
5442 : :
5443 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
5444 [ # # ]: 0 : if (status != ICE_SUCCESS) {
5445 : 0 : PMD_DRV_LOG(ERR,
5446 : : "update VSI for setting outer port based VLAN failed, err %d",
5447 : : status);
5448 : : err = -EINVAL;
5449 : : } else {
5450 : 0 : vsi->info.port_based_outer_vlan = ctxt.info.port_based_outer_vlan;
5451 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
5452 : 0 : vsi->info.sw_flags2 = ctxt.info.sw_flags2;
5453 : : }
5454 : :
5455 : : return err;
5456 : : }
5457 : :
5458 : : /**
5459 : : * ice_vsi_dis_outer_insertion - disable outer VLAN insertion
5460 : : * @vsi: VSI to configure
5461 : : * @info: vlan pvid info
5462 : : *
5463 : : * Disable outer VLAN insertion via VSI context. This function should only be
5464 : : * used if DVM is supported.
5465 : : *
5466 : : * Only modify the outer VLAN insertion settings. The VLAN TPID and outer VLAN
5467 : : * settings are unmodified.
5468 : : *
5469 : : * This tells the hardware to not allow VLAN tagged packets in the transmit
5470 : : * descriptor. This enables software offloaded VLAN insertion and disables
5471 : : * hardware offloaded VLAN insertion.
5472 : : */
5473 : 0 : static int ice_vsi_dis_outer_insertion(struct ice_vsi *vsi, struct ice_vsi_vlan_pvid_info *info)
5474 : : {
5475 [ # # ]: 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5476 : : struct ice_vsi_ctx ctxt;
5477 : : enum ice_status status;
5478 : : uint8_t vlan_flags = 0;
5479 : : int err = 0;
5480 : :
5481 : : memset(&ctxt, 0, sizeof(ctxt));
5482 : :
5483 : 0 : ctxt.info.valid_sections =
5484 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID);
5485 : : ctxt.info.port_based_inner_vlan = 0;
5486 : : /* clear current outer VLAN insertion settings */
5487 : 0 : ctxt.info.outer_vlan_flags = vsi->info.outer_vlan_flags &
5488 : : ~(ICE_AQ_VSI_OUTER_VLAN_PORT_BASED_INSERT |
5489 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M);
5490 [ # # ]: 0 : if (info->config.reject.tagged == 0)
5491 : : vlan_flags |= ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ACCEPTTAGGED;
5492 [ # # ]: 0 : if (info->config.reject.untagged == 0)
5493 : 0 : vlan_flags |= ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ACCEPTUNTAGGED;
5494 : 0 : ctxt.info.outer_vlan_flags |=
5495 : : ICE_AQ_VSI_OUTER_VLAN_BLOCK_TX_DESC |
5496 : 0 : ((vlan_flags <<
5497 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_S) &
5498 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M);
5499 : :
5500 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
5501 [ # # ]: 0 : if (!status) {
5502 : 0 : PMD_DRV_LOG(ERR,
5503 : : "update VSI for disabling outer VLAN insertion failed, err %d",
5504 : : status);
5505 : : err = -EINVAL;
5506 : : } else {
5507 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
5508 : 0 : vsi->info.port_based_inner_vlan = ctxt.info.port_based_inner_vlan;
5509 : : }
5510 : :
5511 : 0 : return err;
5512 : : }
5513 : :
5514 : : static int
5515 : 0 : ice_vlan_pvid_set(struct rte_eth_dev *dev, uint16_t pvid, int on)
5516 : : {
5517 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5518 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5519 [ # # ]: 0 : struct rte_eth_dev_data *data = pf->dev_data;
5520 : : struct ice_vsi_vlan_pvid_info info;
5521 : : int ret;
5522 : :
5523 : : memset(&info, 0, sizeof(info));
5524 : 0 : info.on = on;
5525 [ # # ]: 0 : if (info.on) {
5526 : 0 : info.config.pvid = pvid;
5527 : : } else {
5528 : 0 : info.config.reject.tagged =
5529 : 0 : data->dev_conf.txmode.hw_vlan_reject_tagged;
5530 : 0 : info.config.reject.untagged =
5531 : 0 : data->dev_conf.txmode.hw_vlan_reject_untagged;
5532 : : }
5533 : :
5534 [ # # ]: 0 : if (ice_is_dvm_ena(&vsi->adapter->hw)) {
5535 [ # # ]: 0 : if (on)
5536 : 0 : return ice_vsi_set_outer_port_vlan(vsi, pvid, pf->outer_ethertype);
5537 : : else
5538 : 0 : return ice_vsi_dis_outer_insertion(vsi, &info);
5539 : : }
5540 : :
5541 : 0 : ret = ice_vsi_vlan_pvid_set(vsi, &info);
5542 [ # # ]: 0 : if (ret < 0) {
5543 : 0 : PMD_DRV_LOG(ERR, "Failed to set pvid.");
5544 : 0 : return -EINVAL;
5545 : : }
5546 : :
5547 : : return 0;
5548 : : }
5549 : :
5550 : 0 : static int ice_vsi_ena_outer_insertion(struct ice_vsi *vsi, uint16_t tpid)
5551 : : {
5552 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5553 : : struct ice_vsi_ctx ctxt;
5554 : : enum ice_status status;
5555 : : int err = 0;
5556 : : u8 tag_type;
5557 : : /* do not allow modifying VLAN stripping when a port VLAN is configured
5558 : : * on this VSI
5559 : : */
5560 [ # # ]: 0 : if (vsi->info.port_based_outer_vlan)
5561 : : return 0;
5562 : :
5563 : : if (tpid_to_vsi_outer_vlan_type(tpid, &tag_type))
5564 : : return -EINVAL;
5565 : :
5566 : : memset(&ctxt, 0, sizeof(ctxt));
5567 : 0 : ctxt.info.valid_sections =
5568 : : rte_cpu_to_le_16(ICE_AQ_VSI_PROP_OUTER_TAG_VALID);
5569 : : /* clear current outer VLAN insertion settings */
5570 : 0 : ctxt.info.outer_vlan_flags = vsi->info.outer_vlan_flags &
5571 : : ~(ICE_AQ_VSI_OUTER_VLAN_PORT_BASED_INSERT |
5572 : : ICE_AQ_VSI_OUTER_VLAN_BLOCK_TX_DESC |
5573 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M |
5574 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M);
5575 : 0 : ctxt.info.outer_vlan_flags |=
5576 : : ((ICE_AQ_VSI_OUTER_VLAN_TX_MODE_ALL <<
5577 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_S) &
5578 : : ICE_AQ_VSI_OUTER_VLAN_TX_MODE_M) |
5579 : 0 : ((tag_type << ICE_AQ_VSI_OUTER_TAG_TYPE_S) &
5580 : : ICE_AQ_VSI_OUTER_TAG_TYPE_M);
5581 : :
5582 : 0 : status = ice_update_vsi(hw, vsi->idx, &ctxt, NULL);
5583 [ # # ]: 0 : if (status) {
5584 : 0 : PMD_DRV_LOG(ERR, "Update VSI failed to enable outer VLAN stripping");
5585 : : err = -EIO;
5586 : : } else {
5587 : 0 : vsi->info.outer_vlan_flags = ctxt.info.outer_vlan_flags;
5588 : : }
5589 : :
5590 : : return err;
5591 : : }
5592 : :
5593 : : static int
5594 : 0 : ice_vlan_tpid_set(struct rte_eth_dev *dev,
5595 : : enum rte_vlan_type vlan_type,
5596 : : uint16_t tpid)
5597 : : {
5598 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
5599 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5600 : 0 : struct ice_vsi *vsi = pf->main_vsi;
5601 : 0 : uint64_t qinq = dev->data->dev_conf.rxmode.offloads &
5602 : : RTE_ETH_RX_OFFLOAD_QINQ_STRIP;
5603 : : int err = 0;
5604 : :
5605 [ # # ]: 0 : if ((vlan_type != RTE_ETH_VLAN_TYPE_INNER &&
5606 : 0 : vlan_type != RTE_ETH_VLAN_TYPE_OUTER) ||
5607 [ # # # # ]: 0 : (!qinq && vlan_type == RTE_ETH_VLAN_TYPE_INNER) ||
5608 : 0 : !ice_is_supported_port_vlan_proto(hw, tpid)) {
5609 : 0 : PMD_DRV_LOG(ERR,
5610 : : "Unsupported vlan type.");
5611 : 0 : return -EINVAL;
5612 : : }
5613 : :
5614 : 0 : err = ice_vsi_ena_outer_insertion(vsi, tpid);
5615 [ # # ]: 0 : if (!err)
5616 : 0 : pf->outer_ethertype = tpid;
5617 : :
5618 : : return err;
5619 : : }
5620 : :
5621 : : static int
5622 : 0 : ice_get_eeprom_length(struct rte_eth_dev *dev)
5623 : : {
5624 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5625 : :
5626 : 0 : return hw->flash.flash_size;
5627 : : }
5628 : :
5629 : : static int
5630 : 0 : ice_get_eeprom(struct rte_eth_dev *dev,
5631 : : struct rte_dev_eeprom_info *eeprom)
5632 : : {
5633 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5634 : : enum ice_status status = ICE_SUCCESS;
5635 : 0 : uint8_t *data = eeprom->data;
5636 : :
5637 : 0 : eeprom->magic = hw->vendor_id | (hw->device_id << 16);
5638 : :
5639 : 0 : status = ice_acquire_nvm(hw, ICE_RES_READ);
5640 [ # # ]: 0 : if (status) {
5641 : 0 : PMD_DRV_LOG(ERR, "acquire nvm failed.");
5642 : 0 : return -EIO;
5643 : : }
5644 : :
5645 : 0 : status = ice_read_flat_nvm(hw, eeprom->offset, &eeprom->length,
5646 : : data, false);
5647 : :
5648 : 0 : ice_release_nvm(hw);
5649 : :
5650 [ # # ]: 0 : if (status) {
5651 : 0 : PMD_DRV_LOG(ERR, "EEPROM read failed.");
5652 : 0 : return -EIO;
5653 : : }
5654 : :
5655 : : return 0;
5656 : : }
5657 : :
5658 : : static int
5659 : 0 : ice_get_module_info(struct rte_eth_dev *dev,
5660 : : struct rte_eth_dev_module_info *modinfo)
5661 : : {
5662 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5663 : : enum ice_status status;
5664 : 0 : u8 sff8472_comp = 0;
5665 : 0 : u8 sff8472_swap = 0;
5666 : 0 : u8 sff8636_rev = 0;
5667 : 0 : u8 value = 0;
5668 : :
5669 : 0 : status = ice_aq_sff_eeprom(hw, 0, ICE_I2C_EEPROM_DEV_ADDR, 0x00, 0x00,
5670 : : 0, &value, 1, 0, NULL);
5671 [ # # ]: 0 : if (status)
5672 : : return -EIO;
5673 : :
5674 [ # # # ]: 0 : switch (value) {
5675 : 0 : case ICE_MODULE_TYPE_SFP:
5676 : 0 : status = ice_aq_sff_eeprom(hw, 0, ICE_I2C_EEPROM_DEV_ADDR,
5677 : : ICE_MODULE_SFF_8472_COMP, 0x00, 0,
5678 : : &sff8472_comp, 1, 0, NULL);
5679 [ # # ]: 0 : if (status)
5680 : : return -EIO;
5681 : 0 : status = ice_aq_sff_eeprom(hw, 0, ICE_I2C_EEPROM_DEV_ADDR,
5682 : : ICE_MODULE_SFF_8472_SWAP, 0x00, 0,
5683 : : &sff8472_swap, 1, 0, NULL);
5684 [ # # ]: 0 : if (status)
5685 : : return -EIO;
5686 : :
5687 [ # # ]: 0 : if (sff8472_swap & ICE_MODULE_SFF_ADDR_MODE) {
5688 : 0 : modinfo->type = ICE_MODULE_SFF_8079;
5689 : 0 : modinfo->eeprom_len = ICE_MODULE_SFF_8079_LEN;
5690 [ # # # # ]: 0 : } else if (sff8472_comp &&
5691 : : (sff8472_swap & ICE_MODULE_SFF_DIAG_CAPAB)) {
5692 : 0 : modinfo->type = ICE_MODULE_SFF_8472;
5693 : 0 : modinfo->eeprom_len = ICE_MODULE_SFF_8472_LEN;
5694 : : } else {
5695 : 0 : modinfo->type = ICE_MODULE_SFF_8079;
5696 : 0 : modinfo->eeprom_len = ICE_MODULE_SFF_8079_LEN;
5697 : : }
5698 : : break;
5699 : 0 : case ICE_MODULE_TYPE_QSFP_PLUS:
5700 : : case ICE_MODULE_TYPE_QSFP28:
5701 : 0 : status = ice_aq_sff_eeprom(hw, 0, ICE_I2C_EEPROM_DEV_ADDR,
5702 : : ICE_MODULE_REVISION_ADDR, 0x00, 0,
5703 : : &sff8636_rev, 1, 0, NULL);
5704 [ # # ]: 0 : if (status)
5705 : : return -EIO;
5706 : : /* Check revision compliance */
5707 [ # # ]: 0 : if (sff8636_rev > 0x02) {
5708 : : /* Module is SFF-8636 compliant */
5709 : 0 : modinfo->type = ICE_MODULE_SFF_8636;
5710 : 0 : modinfo->eeprom_len = ICE_MODULE_QSFP_MAX_LEN;
5711 : : } else {
5712 : 0 : modinfo->type = ICE_MODULE_SFF_8436;
5713 : 0 : modinfo->eeprom_len = ICE_MODULE_QSFP_MAX_LEN;
5714 : : }
5715 : : break;
5716 : 0 : default:
5717 : 0 : PMD_DRV_LOG(WARNING, "SFF Module Type not recognized.\n");
5718 : 0 : return -EINVAL;
5719 : : }
5720 : : return 0;
5721 : : }
5722 : :
5723 : : static int
5724 : 0 : ice_get_module_eeprom(struct rte_eth_dev *dev,
5725 : : struct rte_dev_eeprom_info *info)
5726 : : {
5727 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
5728 : : #define SFF_READ_BLOCK_SIZE 8
5729 : : #define I2C_BUSY_TRY_TIMES 4
5730 : : #define I2C_USLEEP_MIN_TIME 1500
5731 : : #define I2C_USLEEP_MAX_TIME 2500
5732 : 0 : uint8_t value[SFF_READ_BLOCK_SIZE] = {0};
5733 : : uint8_t addr = ICE_I2C_EEPROM_DEV_ADDR;
5734 : : uint8_t *data = NULL;
5735 : : enum ice_status status;
5736 : : bool is_sfp = false;
5737 : : uint32_t i, j;
5738 : : uint32_t offset = 0;
5739 : : uint8_t page = 0;
5740 : :
5741 [ # # # # : 0 : if (!info || !info->length || !info->data)
# # ]
5742 : : return -EINVAL;
5743 : :
5744 : 0 : status = ice_aq_sff_eeprom(hw, 0, addr, offset, page, 0, value, 1, 0,
5745 : : NULL);
5746 [ # # ]: 0 : if (status)
5747 : : return -EIO;
5748 : :
5749 [ # # ]: 0 : if (value[0] == ICE_MODULE_TYPE_SFP)
5750 : : is_sfp = true;
5751 : :
5752 : 0 : data = info->data;
5753 : 0 : memset(data, 0, info->length);
5754 [ # # ]: 0 : for (i = 0; i < info->length; i += SFF_READ_BLOCK_SIZE) {
5755 : 0 : offset = i + info->offset;
5756 : : page = 0;
5757 : :
5758 : : /* Check if we need to access the other memory page */
5759 [ # # ]: 0 : if (is_sfp) {
5760 [ # # ]: 0 : if (offset >= ICE_MODULE_SFF_8079_LEN) {
5761 : 0 : offset -= ICE_MODULE_SFF_8079_LEN;
5762 : : addr = ICE_I2C_EEPROM_DEV_ADDR2;
5763 : : }
5764 : : } else {
5765 [ # # ]: 0 : while (offset >= ICE_MODULE_SFF_8436_LEN) {
5766 : : /* Compute memory page number and offset. */
5767 : 0 : offset -= ICE_MODULE_SFF_8436_LEN / 2;
5768 : 0 : page++;
5769 : : }
5770 : : }
5771 : :
5772 : : /* Bit 2 of eeprom address 0x02 declares upper
5773 : : * pages are disabled on QSFP modules.
5774 : : * SFP modules only ever use page 0.
5775 : : */
5776 [ # # # # ]: 0 : if (page == 0 || !(data[0x2] & 0x4)) {
5777 : : /* If i2c bus is busy due to slow page change or
5778 : : * link management access, call can fail.
5779 : : * This is normal. So we retry this a few times.
5780 : : */
5781 [ # # ]: 0 : for (j = 0; j < I2C_BUSY_TRY_TIMES; j++) {
5782 : 0 : status = ice_aq_sff_eeprom(hw, 0, addr, offset,
5783 : 0 : page, !is_sfp, value,
5784 : : SFF_READ_BLOCK_SIZE,
5785 : : 0, NULL);
5786 : 0 : PMD_DRV_LOG(DEBUG, "SFF %02X %02X %02X %X = "
5787 : : "%02X%02X%02X%02X."
5788 : : "%02X%02X%02X%02X (%X)\n",
5789 : : addr, offset, page, is_sfp,
5790 : : value[0], value[1],
5791 : : value[2], value[3],
5792 : : value[4], value[5],
5793 : : value[6], value[7],
5794 : : status);
5795 [ # # ]: 0 : if (status) {
5796 : 0 : usleep_range(I2C_USLEEP_MIN_TIME,
5797 : : I2C_USLEEP_MAX_TIME);
5798 : : memset(value, 0, SFF_READ_BLOCK_SIZE);
5799 : : continue;
5800 : : }
5801 : : break;
5802 : : }
5803 : :
5804 : : /* Make sure we have enough room for the new block */
5805 [ # # ]: 0 : if ((i + SFF_READ_BLOCK_SIZE) <= info->length)
5806 : 0 : memcpy(data + i, value, SFF_READ_BLOCK_SIZE);
5807 : : }
5808 : : }
5809 : :
5810 : : return 0;
5811 : : }
5812 : :
5813 : : static void
5814 : : ice_stat_update_32(struct ice_hw *hw,
5815 : : uint32_t reg,
5816 : : bool offset_loaded,
5817 : : uint64_t *offset,
5818 : : uint64_t *stat)
5819 : : {
5820 : : uint64_t new_data;
5821 : :
5822 : 0 : new_data = (uint64_t)ICE_READ_REG(hw, reg);
5823 [ # # # # : 0 : if (!offset_loaded)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # ]
5824 : 0 : *offset = new_data;
5825 : :
5826 [ # # # # : 0 : if (new_data >= *offset)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # ]
5827 : 0 : *stat = (uint64_t)(new_data - *offset);
5828 : : else
5829 : 0 : *stat = (uint64_t)((new_data +
5830 : : ((uint64_t)1 << ICE_32_BIT_WIDTH))
5831 : : - *offset);
5832 : : }
5833 : :
5834 : : static void
5835 : : ice_stat_update_40(struct ice_hw *hw,
5836 : : uint32_t hireg,
5837 : : uint32_t loreg,
5838 : : bool offset_loaded,
5839 : : uint64_t *offset,
5840 : : uint64_t *stat)
5841 : : {
5842 : : uint64_t new_data;
5843 : :
5844 : 0 : new_data = (uint64_t)ICE_READ_REG(hw, loreg);
5845 : 0 : new_data |= (uint64_t)(ICE_READ_REG(hw, hireg) & ICE_8_BIT_MASK) <<
5846 : : ICE_32_BIT_WIDTH;
5847 : :
5848 [ # # # # : 0 : if (!offset_loaded)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# ]
5849 : 0 : *offset = new_data;
5850 : :
5851 [ # # # # : 0 : if (new_data >= *offset)
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# # # # #
# ]
5852 : 0 : *stat = new_data - *offset;
5853 : : else
5854 : 0 : *stat = (uint64_t)((new_data +
5855 : : ((uint64_t)1 << ICE_40_BIT_WIDTH)) -
5856 : : *offset);
5857 : :
5858 : 0 : *stat &= ICE_40_BIT_MASK;
5859 : : }
5860 : :
5861 : : /* Get all the statistics of a VSI */
5862 : : static void
5863 : 0 : ice_update_vsi_stats(struct ice_vsi *vsi)
5864 : : {
5865 : : struct ice_eth_stats *oes = &vsi->eth_stats_offset;
5866 : : struct ice_eth_stats *nes = &vsi->eth_stats;
5867 : 0 : struct ice_hw *hw = ICE_VSI_TO_HW(vsi);
5868 : 0 : int idx = rte_le_to_cpu_16(vsi->vsi_id);
5869 : :
5870 : 0 : ice_stat_update_40(hw, GLV_GORCH(idx), GLV_GORCL(idx),
5871 : 0 : vsi->offset_loaded, &oes->rx_bytes,
5872 : : &nes->rx_bytes);
5873 : 0 : ice_stat_update_40(hw, GLV_UPRCH(idx), GLV_UPRCL(idx),
5874 : 0 : vsi->offset_loaded, &oes->rx_unicast,
5875 : : &nes->rx_unicast);
5876 : 0 : ice_stat_update_40(hw, GLV_MPRCH(idx), GLV_MPRCL(idx),
5877 : 0 : vsi->offset_loaded, &oes->rx_multicast,
5878 : : &nes->rx_multicast);
5879 : 0 : ice_stat_update_40(hw, GLV_BPRCH(idx), GLV_BPRCL(idx),
5880 : 0 : vsi->offset_loaded, &oes->rx_broadcast,
5881 : : &nes->rx_broadcast);
5882 : : /* enlarge the limitation when rx_bytes overflowed */
5883 [ # # ]: 0 : if (vsi->offset_loaded) {
5884 [ # # ]: 0 : if (ICE_RXTX_BYTES_LOW(vsi->old_rx_bytes) > nes->rx_bytes)
5885 : 0 : nes->rx_bytes += (uint64_t)1 << ICE_40_BIT_WIDTH;
5886 : 0 : nes->rx_bytes += ICE_RXTX_BYTES_HIGH(vsi->old_rx_bytes);
5887 : : }
5888 : 0 : vsi->old_rx_bytes = nes->rx_bytes;
5889 : : /* exclude CRC bytes */
5890 : 0 : nes->rx_bytes -= (nes->rx_unicast + nes->rx_multicast +
5891 : 0 : nes->rx_broadcast) * RTE_ETHER_CRC_LEN;
5892 : :
5893 : 0 : ice_stat_update_32(hw, GLV_RDPC(idx), vsi->offset_loaded,
5894 : : &oes->rx_discards, &nes->rx_discards);
5895 : : /* GLV_REPC not supported */
5896 : : /* GLV_RMPC not supported */
5897 : 0 : ice_stat_update_32(hw, GLSWID_RUPP(idx), vsi->offset_loaded,
5898 : : &oes->rx_unknown_protocol,
5899 : : &nes->rx_unknown_protocol);
5900 : 0 : ice_stat_update_40(hw, GLV_GOTCH(idx), GLV_GOTCL(idx),
5901 : 0 : vsi->offset_loaded, &oes->tx_bytes,
5902 : : &nes->tx_bytes);
5903 : 0 : ice_stat_update_40(hw, GLV_UPTCH(idx), GLV_UPTCL(idx),
5904 : 0 : vsi->offset_loaded, &oes->tx_unicast,
5905 : : &nes->tx_unicast);
5906 : 0 : ice_stat_update_40(hw, GLV_MPTCH(idx), GLV_MPTCL(idx),
5907 : 0 : vsi->offset_loaded, &oes->tx_multicast,
5908 : : &nes->tx_multicast);
5909 : 0 : ice_stat_update_40(hw, GLV_BPTCH(idx), GLV_BPTCL(idx),
5910 : 0 : vsi->offset_loaded, &oes->tx_broadcast,
5911 : : &nes->tx_broadcast);
5912 : : /* GLV_TDPC not supported */
5913 : 0 : ice_stat_update_32(hw, GLV_TEPC(idx), vsi->offset_loaded,
5914 : : &oes->tx_errors, &nes->tx_errors);
5915 : : /* enlarge the limitation when tx_bytes overflowed */
5916 [ # # ]: 0 : if (vsi->offset_loaded) {
5917 [ # # ]: 0 : if (ICE_RXTX_BYTES_LOW(vsi->old_tx_bytes) > nes->tx_bytes)
5918 : 0 : nes->tx_bytes += (uint64_t)1 << ICE_40_BIT_WIDTH;
5919 : 0 : nes->tx_bytes += ICE_RXTX_BYTES_HIGH(vsi->old_tx_bytes);
5920 : : }
5921 : 0 : vsi->old_tx_bytes = nes->tx_bytes;
5922 : 0 : vsi->offset_loaded = true;
5923 : :
5924 : 0 : PMD_DRV_LOG(DEBUG, "************** VSI[%u] stats start **************",
5925 : : vsi->vsi_id);
5926 : 0 : PMD_DRV_LOG(DEBUG, "rx_bytes: %"PRIu64"", nes->rx_bytes);
5927 : 0 : PMD_DRV_LOG(DEBUG, "rx_unicast: %"PRIu64"", nes->rx_unicast);
5928 : 0 : PMD_DRV_LOG(DEBUG, "rx_multicast: %"PRIu64"", nes->rx_multicast);
5929 : 0 : PMD_DRV_LOG(DEBUG, "rx_broadcast: %"PRIu64"", nes->rx_broadcast);
5930 : 0 : PMD_DRV_LOG(DEBUG, "rx_discards: %"PRIu64"", nes->rx_discards);
5931 : 0 : PMD_DRV_LOG(DEBUG, "rx_unknown_protocol: %"PRIu64"",
5932 : : nes->rx_unknown_protocol);
5933 : 0 : PMD_DRV_LOG(DEBUG, "tx_bytes: %"PRIu64"", nes->tx_bytes);
5934 : 0 : PMD_DRV_LOG(DEBUG, "tx_unicast: %"PRIu64"", nes->tx_unicast);
5935 : 0 : PMD_DRV_LOG(DEBUG, "tx_multicast: %"PRIu64"", nes->tx_multicast);
5936 : 0 : PMD_DRV_LOG(DEBUG, "tx_broadcast: %"PRIu64"", nes->tx_broadcast);
5937 : 0 : PMD_DRV_LOG(DEBUG, "tx_discards: %"PRIu64"", nes->tx_discards);
5938 : 0 : PMD_DRV_LOG(DEBUG, "tx_errors: %"PRIu64"", nes->tx_errors);
5939 : 0 : PMD_DRV_LOG(DEBUG, "************** VSI[%u] stats end ****************",
5940 : : vsi->vsi_id);
5941 : 0 : }
5942 : :
5943 : : static void
5944 : 0 : ice_read_stats_registers(struct ice_pf *pf, struct ice_hw *hw)
5945 : : {
5946 : : struct ice_hw_port_stats *ns = &pf->stats; /* new stats */
5947 : : struct ice_hw_port_stats *os = &pf->stats_offset; /* old stats */
5948 : :
5949 : : /* Get statistics of struct ice_eth_stats */
5950 : 0 : ice_stat_update_40(hw, GLPRT_GORCH(hw->port_info->lport),
5951 : 0 : GLPRT_GORCL(hw->port_info->lport),
5952 : 0 : pf->offset_loaded, &os->eth.rx_bytes,
5953 : : &ns->eth.rx_bytes);
5954 : 0 : ice_stat_update_40(hw, GLPRT_UPRCH(hw->port_info->lport),
5955 : 0 : GLPRT_UPRCL(hw->port_info->lport),
5956 : 0 : pf->offset_loaded, &os->eth.rx_unicast,
5957 : : &ns->eth.rx_unicast);
5958 : 0 : ice_stat_update_40(hw, GLPRT_MPRCH(hw->port_info->lport),
5959 : 0 : GLPRT_MPRCL(hw->port_info->lport),
5960 : 0 : pf->offset_loaded, &os->eth.rx_multicast,
5961 : : &ns->eth.rx_multicast);
5962 : 0 : ice_stat_update_40(hw, GLPRT_BPRCH(hw->port_info->lport),
5963 : 0 : GLPRT_BPRCL(hw->port_info->lport),
5964 : 0 : pf->offset_loaded, &os->eth.rx_broadcast,
5965 : : &ns->eth.rx_broadcast);
5966 : : ice_stat_update_32(hw, PRTRPB_RDPC,
5967 : 0 : pf->offset_loaded, &os->eth.rx_discards,
5968 : : &ns->eth.rx_discards);
5969 : : /* enlarge the limitation when rx_bytes overflowed */
5970 [ # # ]: 0 : if (pf->offset_loaded) {
5971 [ # # ]: 0 : if (ICE_RXTX_BYTES_LOW(pf->old_rx_bytes) > ns->eth.rx_bytes)
5972 : 0 : ns->eth.rx_bytes += (uint64_t)1 << ICE_40_BIT_WIDTH;
5973 : 0 : ns->eth.rx_bytes += ICE_RXTX_BYTES_HIGH(pf->old_rx_bytes);
5974 : : }
5975 : 0 : pf->old_rx_bytes = ns->eth.rx_bytes;
5976 : :
5977 : : /* Workaround: CRC size should not be included in byte statistics,
5978 : : * so subtract RTE_ETHER_CRC_LEN from the byte counter for each rx
5979 : : * packet.
5980 : : */
5981 : 0 : ns->eth.rx_bytes -= (ns->eth.rx_unicast + ns->eth.rx_multicast +
5982 : 0 : ns->eth.rx_broadcast) * RTE_ETHER_CRC_LEN;
5983 : :
5984 : : /* GLPRT_REPC not supported */
5985 : : /* GLPRT_RMPC not supported */
5986 : 0 : ice_stat_update_32(hw, GLSWID_RUPP(hw->port_info->lport),
5987 : : pf->offset_loaded,
5988 : : &os->eth.rx_unknown_protocol,
5989 : : &ns->eth.rx_unknown_protocol);
5990 : 0 : ice_stat_update_40(hw, GLPRT_GOTCH(hw->port_info->lport),
5991 : 0 : GLPRT_GOTCL(hw->port_info->lport),
5992 : 0 : pf->offset_loaded, &os->eth.tx_bytes,
5993 : : &ns->eth.tx_bytes);
5994 : 0 : ice_stat_update_40(hw, GLPRT_UPTCH(hw->port_info->lport),
5995 : 0 : GLPRT_UPTCL(hw->port_info->lport),
5996 : 0 : pf->offset_loaded, &os->eth.tx_unicast,
5997 : : &ns->eth.tx_unicast);
5998 : 0 : ice_stat_update_40(hw, GLPRT_MPTCH(hw->port_info->lport),
5999 : 0 : GLPRT_MPTCL(hw->port_info->lport),
6000 : 0 : pf->offset_loaded, &os->eth.tx_multicast,
6001 : : &ns->eth.tx_multicast);
6002 : 0 : ice_stat_update_40(hw, GLPRT_BPTCH(hw->port_info->lport),
6003 : 0 : GLPRT_BPTCL(hw->port_info->lport),
6004 : 0 : pf->offset_loaded, &os->eth.tx_broadcast,
6005 : : &ns->eth.tx_broadcast);
6006 : : /* enlarge the limitation when tx_bytes overflowed */
6007 [ # # ]: 0 : if (pf->offset_loaded) {
6008 [ # # ]: 0 : if (ICE_RXTX_BYTES_LOW(pf->old_tx_bytes) > ns->eth.tx_bytes)
6009 : 0 : ns->eth.tx_bytes += (uint64_t)1 << ICE_40_BIT_WIDTH;
6010 : 0 : ns->eth.tx_bytes += ICE_RXTX_BYTES_HIGH(pf->old_tx_bytes);
6011 : : }
6012 : 0 : pf->old_tx_bytes = ns->eth.tx_bytes;
6013 : 0 : ns->eth.tx_bytes -= (ns->eth.tx_unicast + ns->eth.tx_multicast +
6014 : 0 : ns->eth.tx_broadcast) * RTE_ETHER_CRC_LEN;
6015 : :
6016 : : /* GLPRT_TEPC not supported */
6017 : :
6018 : : /* additional port specific stats */
6019 : 0 : ice_stat_update_32(hw, GLPRT_TDOLD(hw->port_info->lport),
6020 : : pf->offset_loaded, &os->tx_dropped_link_down,
6021 : : &ns->tx_dropped_link_down);
6022 : 0 : ice_stat_update_32(hw, GLPRT_CRCERRS(hw->port_info->lport),
6023 : 0 : pf->offset_loaded, &os->crc_errors,
6024 : : &ns->crc_errors);
6025 : 0 : ice_stat_update_32(hw, GLPRT_ILLERRC(hw->port_info->lport),
6026 : 0 : pf->offset_loaded, &os->illegal_bytes,
6027 : : &ns->illegal_bytes);
6028 : : /* GLPRT_ERRBC not supported */
6029 : 0 : ice_stat_update_32(hw, GLPRT_MLFC(hw->port_info->lport),
6030 : 0 : pf->offset_loaded, &os->mac_local_faults,
6031 : : &ns->mac_local_faults);
6032 : 0 : ice_stat_update_32(hw, GLPRT_MRFC(hw->port_info->lport),
6033 : 0 : pf->offset_loaded, &os->mac_remote_faults,
6034 : : &ns->mac_remote_faults);
6035 : :
6036 : 0 : ice_stat_update_32(hw, GLPRT_RLEC(hw->port_info->lport),
6037 : 0 : pf->offset_loaded, &os->rx_len_errors,
6038 : : &ns->rx_len_errors);
6039 : :
6040 : 0 : ice_stat_update_32(hw, GLPRT_LXONRXC(hw->port_info->lport),
6041 : 0 : pf->offset_loaded, &os->link_xon_rx,
6042 : : &ns->link_xon_rx);
6043 : 0 : ice_stat_update_32(hw, GLPRT_LXOFFRXC(hw->port_info->lport),
6044 : 0 : pf->offset_loaded, &os->link_xoff_rx,
6045 : : &ns->link_xoff_rx);
6046 : 0 : ice_stat_update_32(hw, GLPRT_LXONTXC(hw->port_info->lport),
6047 : 0 : pf->offset_loaded, &os->link_xon_tx,
6048 : : &ns->link_xon_tx);
6049 : 0 : ice_stat_update_32(hw, GLPRT_LXOFFTXC(hw->port_info->lport),
6050 : 0 : pf->offset_loaded, &os->link_xoff_tx,
6051 : : &ns->link_xoff_tx);
6052 : 0 : ice_stat_update_40(hw, GLPRT_PRC64H(hw->port_info->lport),
6053 : 0 : GLPRT_PRC64L(hw->port_info->lport),
6054 : 0 : pf->offset_loaded, &os->rx_size_64,
6055 : : &ns->rx_size_64);
6056 : 0 : ice_stat_update_40(hw, GLPRT_PRC127H(hw->port_info->lport),
6057 : 0 : GLPRT_PRC127L(hw->port_info->lport),
6058 : 0 : pf->offset_loaded, &os->rx_size_127,
6059 : : &ns->rx_size_127);
6060 : 0 : ice_stat_update_40(hw, GLPRT_PRC255H(hw->port_info->lport),
6061 : 0 : GLPRT_PRC255L(hw->port_info->lport),
6062 : 0 : pf->offset_loaded, &os->rx_size_255,
6063 : : &ns->rx_size_255);
6064 : 0 : ice_stat_update_40(hw, GLPRT_PRC511H(hw->port_info->lport),
6065 : 0 : GLPRT_PRC511L(hw->port_info->lport),
6066 : 0 : pf->offset_loaded, &os->rx_size_511,
6067 : : &ns->rx_size_511);
6068 : 0 : ice_stat_update_40(hw, GLPRT_PRC1023H(hw->port_info->lport),
6069 : 0 : GLPRT_PRC1023L(hw->port_info->lport),
6070 : 0 : pf->offset_loaded, &os->rx_size_1023,
6071 : : &ns->rx_size_1023);
6072 : 0 : ice_stat_update_40(hw, GLPRT_PRC1522H(hw->port_info->lport),
6073 : 0 : GLPRT_PRC1522L(hw->port_info->lport),
6074 : 0 : pf->offset_loaded, &os->rx_size_1522,
6075 : : &ns->rx_size_1522);
6076 : 0 : ice_stat_update_40(hw, GLPRT_PRC9522H(hw->port_info->lport),
6077 : 0 : GLPRT_PRC9522L(hw->port_info->lport),
6078 : 0 : pf->offset_loaded, &os->rx_size_big,
6079 : : &ns->rx_size_big);
6080 : 0 : ice_stat_update_32(hw, GLPRT_RUC(hw->port_info->lport),
6081 : 0 : pf->offset_loaded, &os->rx_undersize,
6082 : : &ns->rx_undersize);
6083 : 0 : ice_stat_update_32(hw, GLPRT_RFC(hw->port_info->lport),
6084 : 0 : pf->offset_loaded, &os->rx_fragments,
6085 : : &ns->rx_fragments);
6086 : 0 : ice_stat_update_32(hw, GLPRT_ROC(hw->port_info->lport),
6087 : 0 : pf->offset_loaded, &os->rx_oversize,
6088 : : &ns->rx_oversize);
6089 : 0 : ice_stat_update_32(hw, GLPRT_RJC(hw->port_info->lport),
6090 : 0 : pf->offset_loaded, &os->rx_jabber,
6091 : : &ns->rx_jabber);
6092 : 0 : ice_stat_update_40(hw, GLPRT_PTC64H(hw->port_info->lport),
6093 : 0 : GLPRT_PTC64L(hw->port_info->lport),
6094 : 0 : pf->offset_loaded, &os->tx_size_64,
6095 : : &ns->tx_size_64);
6096 : 0 : ice_stat_update_40(hw, GLPRT_PTC127H(hw->port_info->lport),
6097 : 0 : GLPRT_PTC127L(hw->port_info->lport),
6098 : 0 : pf->offset_loaded, &os->tx_size_127,
6099 : : &ns->tx_size_127);
6100 : 0 : ice_stat_update_40(hw, GLPRT_PTC255H(hw->port_info->lport),
6101 : 0 : GLPRT_PTC255L(hw->port_info->lport),
6102 : 0 : pf->offset_loaded, &os->tx_size_255,
6103 : : &ns->tx_size_255);
6104 : 0 : ice_stat_update_40(hw, GLPRT_PTC511H(hw->port_info->lport),
6105 : 0 : GLPRT_PTC511L(hw->port_info->lport),
6106 : 0 : pf->offset_loaded, &os->tx_size_511,
6107 : : &ns->tx_size_511);
6108 : 0 : ice_stat_update_40(hw, GLPRT_PTC1023H(hw->port_info->lport),
6109 : 0 : GLPRT_PTC1023L(hw->port_info->lport),
6110 : 0 : pf->offset_loaded, &os->tx_size_1023,
6111 : : &ns->tx_size_1023);
6112 : 0 : ice_stat_update_40(hw, GLPRT_PTC1522H(hw->port_info->lport),
6113 : 0 : GLPRT_PTC1522L(hw->port_info->lport),
6114 : 0 : pf->offset_loaded, &os->tx_size_1522,
6115 : : &ns->tx_size_1522);
6116 : 0 : ice_stat_update_40(hw, GLPRT_PTC9522H(hw->port_info->lport),
6117 : 0 : GLPRT_PTC9522L(hw->port_info->lport),
6118 : 0 : pf->offset_loaded, &os->tx_size_big,
6119 : : &ns->tx_size_big);
6120 : :
6121 : : /* GLPRT_MSPDC not supported */
6122 : : /* GLPRT_XEC not supported */
6123 : :
6124 : 0 : pf->offset_loaded = true;
6125 : :
6126 [ # # ]: 0 : if (pf->main_vsi)
6127 : 0 : ice_update_vsi_stats(pf->main_vsi);
6128 : 0 : }
6129 : :
6130 : : /* Get all statistics of a port */
6131 : : static int
6132 : 0 : ice_stats_get(struct rte_eth_dev *dev, struct rte_eth_stats *stats)
6133 : : {
6134 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
6135 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6136 : : struct ice_hw_port_stats *ns = &pf->stats; /* new stats */
6137 : :
6138 : : /* call read registers - updates values, now write them to struct */
6139 : 0 : ice_read_stats_registers(pf, hw);
6140 : :
6141 : 0 : stats->ipackets = pf->main_vsi->eth_stats.rx_unicast +
6142 : 0 : pf->main_vsi->eth_stats.rx_multicast +
6143 : 0 : pf->main_vsi->eth_stats.rx_broadcast -
6144 : 0 : pf->main_vsi->eth_stats.rx_discards;
6145 : 0 : stats->opackets = ns->eth.tx_unicast +
6146 : 0 : ns->eth.tx_multicast +
6147 : 0 : ns->eth.tx_broadcast;
6148 : 0 : stats->ibytes = pf->main_vsi->eth_stats.rx_bytes;
6149 : 0 : stats->obytes = ns->eth.tx_bytes;
6150 : 0 : stats->oerrors = ns->eth.tx_errors +
6151 : 0 : pf->main_vsi->eth_stats.tx_errors;
6152 : :
6153 : : /* Rx Errors */
6154 : 0 : stats->imissed = ns->eth.rx_discards +
6155 : : pf->main_vsi->eth_stats.rx_discards;
6156 : 0 : stats->ierrors = ns->crc_errors +
6157 : 0 : ns->rx_undersize +
6158 : 0 : ns->rx_oversize + ns->rx_fragments + ns->rx_jabber;
6159 : :
6160 : 0 : PMD_DRV_LOG(DEBUG, "*************** PF stats start *****************");
6161 : 0 : PMD_DRV_LOG(DEBUG, "rx_bytes: %"PRIu64"", ns->eth.rx_bytes);
6162 : 0 : PMD_DRV_LOG(DEBUG, "rx_unicast: %"PRIu64"", ns->eth.rx_unicast);
6163 : 0 : PMD_DRV_LOG(DEBUG, "rx_multicast:%"PRIu64"", ns->eth.rx_multicast);
6164 : 0 : PMD_DRV_LOG(DEBUG, "rx_broadcast:%"PRIu64"", ns->eth.rx_broadcast);
6165 : 0 : PMD_DRV_LOG(DEBUG, "rx_discards:%"PRIu64"", ns->eth.rx_discards);
6166 : 0 : PMD_DRV_LOG(DEBUG, "vsi rx_discards:%"PRIu64"",
6167 : : pf->main_vsi->eth_stats.rx_discards);
6168 : 0 : PMD_DRV_LOG(DEBUG, "rx_unknown_protocol: %"PRIu64"",
6169 : : ns->eth.rx_unknown_protocol);
6170 : 0 : PMD_DRV_LOG(DEBUG, "tx_bytes: %"PRIu64"", ns->eth.tx_bytes);
6171 : 0 : PMD_DRV_LOG(DEBUG, "tx_unicast: %"PRIu64"", ns->eth.tx_unicast);
6172 : 0 : PMD_DRV_LOG(DEBUG, "tx_multicast:%"PRIu64"", ns->eth.tx_multicast);
6173 : 0 : PMD_DRV_LOG(DEBUG, "tx_broadcast:%"PRIu64"", ns->eth.tx_broadcast);
6174 : 0 : PMD_DRV_LOG(DEBUG, "tx_discards:%"PRIu64"", ns->eth.tx_discards);
6175 : 0 : PMD_DRV_LOG(DEBUG, "vsi tx_discards:%"PRIu64"",
6176 : : pf->main_vsi->eth_stats.tx_discards);
6177 : 0 : PMD_DRV_LOG(DEBUG, "tx_errors: %"PRIu64"", ns->eth.tx_errors);
6178 : :
6179 : 0 : PMD_DRV_LOG(DEBUG, "tx_dropped_link_down: %"PRIu64"",
6180 : : ns->tx_dropped_link_down);
6181 : 0 : PMD_DRV_LOG(DEBUG, "crc_errors: %"PRIu64"", ns->crc_errors);
6182 : 0 : PMD_DRV_LOG(DEBUG, "illegal_bytes: %"PRIu64"",
6183 : : ns->illegal_bytes);
6184 : 0 : PMD_DRV_LOG(DEBUG, "error_bytes: %"PRIu64"", ns->error_bytes);
6185 : 0 : PMD_DRV_LOG(DEBUG, "mac_local_faults: %"PRIu64"",
6186 : : ns->mac_local_faults);
6187 : 0 : PMD_DRV_LOG(DEBUG, "mac_remote_faults: %"PRIu64"",
6188 : : ns->mac_remote_faults);
6189 : 0 : PMD_DRV_LOG(DEBUG, "link_xon_rx: %"PRIu64"", ns->link_xon_rx);
6190 : 0 : PMD_DRV_LOG(DEBUG, "link_xoff_rx: %"PRIu64"", ns->link_xoff_rx);
6191 : 0 : PMD_DRV_LOG(DEBUG, "link_xon_tx: %"PRIu64"", ns->link_xon_tx);
6192 : 0 : PMD_DRV_LOG(DEBUG, "link_xoff_tx: %"PRIu64"", ns->link_xoff_tx);
6193 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_64: %"PRIu64"", ns->rx_size_64);
6194 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_127: %"PRIu64"", ns->rx_size_127);
6195 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_255: %"PRIu64"", ns->rx_size_255);
6196 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_511: %"PRIu64"", ns->rx_size_511);
6197 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_1023: %"PRIu64"", ns->rx_size_1023);
6198 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_1522: %"PRIu64"", ns->rx_size_1522);
6199 : 0 : PMD_DRV_LOG(DEBUG, "rx_size_big: %"PRIu64"", ns->rx_size_big);
6200 : 0 : PMD_DRV_LOG(DEBUG, "rx_undersize: %"PRIu64"", ns->rx_undersize);
6201 : 0 : PMD_DRV_LOG(DEBUG, "rx_fragments: %"PRIu64"", ns->rx_fragments);
6202 : 0 : PMD_DRV_LOG(DEBUG, "rx_oversize: %"PRIu64"", ns->rx_oversize);
6203 : 0 : PMD_DRV_LOG(DEBUG, "rx_jabber: %"PRIu64"", ns->rx_jabber);
6204 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_64: %"PRIu64"", ns->tx_size_64);
6205 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_127: %"PRIu64"", ns->tx_size_127);
6206 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_255: %"PRIu64"", ns->tx_size_255);
6207 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_511: %"PRIu64"", ns->tx_size_511);
6208 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_1023: %"PRIu64"", ns->tx_size_1023);
6209 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_1522: %"PRIu64"", ns->tx_size_1522);
6210 : 0 : PMD_DRV_LOG(DEBUG, "tx_size_big: %"PRIu64"", ns->tx_size_big);
6211 : 0 : PMD_DRV_LOG(DEBUG, "rx_len_errors: %"PRIu64"", ns->rx_len_errors);
6212 : 0 : PMD_DRV_LOG(DEBUG, "************* PF stats end ****************");
6213 : 0 : return 0;
6214 : : }
6215 : :
6216 : : /* Reset the statistics */
6217 : : static int
6218 : 0 : ice_stats_reset(struct rte_eth_dev *dev)
6219 : : {
6220 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
6221 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6222 : :
6223 : : /* Mark PF and VSI stats to update the offset, aka "reset" */
6224 : 0 : pf->offset_loaded = false;
6225 [ # # ]: 0 : if (pf->main_vsi)
6226 : 0 : pf->main_vsi->offset_loaded = false;
6227 : :
6228 : : /* read the stats, reading current register values into offset */
6229 : 0 : ice_read_stats_registers(pf, hw);
6230 : :
6231 : 0 : memset(&pf->mbuf_stats, 0, sizeof(struct ice_mbuf_stats));
6232 : :
6233 : 0 : return 0;
6234 : : }
6235 : :
6236 : : static uint32_t
6237 : : ice_xstats_calc_num(void)
6238 : : {
6239 : : uint32_t num;
6240 : :
6241 : : num = ICE_NB_ETH_XSTATS + ICE_NB_MBUF_XSTATS + ICE_NB_HW_PORT_XSTATS;
6242 : :
6243 : : return num;
6244 : : }
6245 : :
6246 : : static void
6247 : : ice_update_mbuf_stats(struct rte_eth_dev *ethdev,
6248 : : struct ice_mbuf_stats *mbuf_stats)
6249 : : {
6250 : : uint16_t idx;
6251 : : struct ice_tx_queue *txq;
6252 : :
6253 [ # # ]: 0 : for (idx = 0; idx < ethdev->data->nb_tx_queues; idx++) {
6254 : 0 : txq = ethdev->data->tx_queues[idx];
6255 : 0 : mbuf_stats->tx_pkt_errors += txq->mbuf_errors;
6256 : : }
6257 : : }
6258 : :
6259 : : static int
6260 : 0 : ice_xstats_get(struct rte_eth_dev *dev, struct rte_eth_xstat *xstats,
6261 : : unsigned int n)
6262 : : {
6263 : 0 : struct ice_pf *pf = ICE_DEV_PRIVATE_TO_PF(dev->data->dev_private);
6264 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6265 : : struct ice_adapter *adapter =
6266 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6267 : : struct ice_mbuf_stats mbuf_stats = {0};
6268 : : unsigned int i;
6269 : : unsigned int count;
6270 : 0 : struct ice_hw_port_stats *hw_stats = &pf->stats;
6271 : :
6272 : : count = ice_xstats_calc_num();
6273 [ # # ]: 0 : if (n < count)
6274 : : return count;
6275 : :
6276 : 0 : ice_read_stats_registers(pf, hw);
6277 : :
6278 [ # # ]: 0 : if (!xstats)
6279 : : return 0;
6280 : :
6281 : : count = 0;
6282 : :
6283 [ # # ]: 0 : if (adapter->devargs.mbuf_check)
6284 : : ice_update_mbuf_stats(dev, &mbuf_stats);
6285 : :
6286 : : /* Get stats from ice_eth_stats struct */
6287 [ # # ]: 0 : for (i = 0; i < ICE_NB_ETH_XSTATS; i++) {
6288 : 0 : xstats[count].value =
6289 : 0 : *(uint64_t *)((char *)&hw_stats->eth +
6290 : 0 : ice_stats_strings[i].offset);
6291 : 0 : xstats[count].id = count;
6292 : 0 : count++;
6293 : : }
6294 : :
6295 : : /* Get stats from ice_mbuf_stats struct */
6296 [ # # ]: 0 : for (i = 0; i < ICE_NB_MBUF_XSTATS; i++) {
6297 : 0 : xstats[count].value =
6298 : : *(uint64_t *)((char *)&mbuf_stats + ice_mbuf_strings[i].offset);
6299 : 0 : xstats[count].id = count;
6300 : 0 : count++;
6301 : : }
6302 : :
6303 : : /* Get individual stats from ice_hw_port struct */
6304 [ # # ]: 0 : for (i = 0; i < ICE_NB_HW_PORT_XSTATS; i++) {
6305 : 0 : xstats[count].value =
6306 : 0 : *(uint64_t *)((char *)hw_stats +
6307 : 0 : ice_hw_port_strings[i].offset);
6308 : 0 : xstats[count].id = count;
6309 : 0 : count++;
6310 : : }
6311 : :
6312 : 0 : return count;
6313 : : }
6314 : :
6315 : 0 : static int ice_xstats_get_names(__rte_unused struct rte_eth_dev *dev,
6316 : : struct rte_eth_xstat_name *xstats_names,
6317 : : __rte_unused unsigned int limit)
6318 : : {
6319 : : unsigned int count = 0;
6320 : : unsigned int i;
6321 : :
6322 [ # # ]: 0 : if (!xstats_names)
6323 : : return ice_xstats_calc_num();
6324 : :
6325 : : /* Note: limit checked in rte_eth_xstats_names() */
6326 : :
6327 : : /* Get stats from ice_eth_stats struct */
6328 [ # # ]: 0 : for (i = 0; i < ICE_NB_ETH_XSTATS; i++) {
6329 : 0 : strlcpy(xstats_names[count].name, ice_stats_strings[i].name,
6330 : : sizeof(xstats_names[count].name));
6331 : 0 : count++;
6332 : : }
6333 : :
6334 : : /* Get stats from ice_mbuf_stats struct */
6335 [ # # ]: 0 : for (i = 0; i < ICE_NB_MBUF_XSTATS; i++) {
6336 : 0 : strlcpy(xstats_names[count].name, ice_mbuf_strings[i].name,
6337 : : sizeof(xstats_names[count].name));
6338 : 0 : count++;
6339 : : }
6340 : :
6341 : : /* Get individual stats from ice_hw_port struct */
6342 [ # # ]: 0 : for (i = 0; i < ICE_NB_HW_PORT_XSTATS; i++) {
6343 : 0 : strlcpy(xstats_names[count].name, ice_hw_port_strings[i].name,
6344 : : sizeof(xstats_names[count].name));
6345 : 0 : count++;
6346 : : }
6347 : :
6348 : 0 : return count;
6349 : : }
6350 : :
6351 : : static int
6352 : 0 : ice_dev_flow_ops_get(struct rte_eth_dev *dev,
6353 : : const struct rte_flow_ops **ops)
6354 : : {
6355 [ # # ]: 0 : if (!dev)
6356 : : return -EINVAL;
6357 : :
6358 : 0 : *ops = &ice_flow_ops;
6359 : 0 : return 0;
6360 : : }
6361 : :
6362 : : /* Add UDP tunneling port */
6363 : : static int
6364 : 0 : ice_dev_udp_tunnel_port_add(struct rte_eth_dev *dev,
6365 : : struct rte_eth_udp_tunnel *udp_tunnel)
6366 : : {
6367 : : int ret = 0;
6368 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6369 : : struct ice_adapter *ad =
6370 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6371 : :
6372 [ # # ]: 0 : if (udp_tunnel == NULL)
6373 : : return -EINVAL;
6374 : :
6375 [ # # ]: 0 : switch (udp_tunnel->prot_type) {
6376 : 0 : case RTE_ETH_TUNNEL_TYPE_VXLAN:
6377 : 0 : ret = ice_create_tunnel(hw, TNL_VXLAN, udp_tunnel->udp_port);
6378 [ # # # # ]: 0 : if (!ret && ad->psr != NULL)
6379 : 0 : ice_parser_vxlan_tunnel_set(ad->psr,
6380 : 0 : udp_tunnel->udp_port, true);
6381 : : break;
6382 : 0 : default:
6383 : 0 : PMD_DRV_LOG(ERR, "Invalid tunnel type");
6384 : : ret = -EINVAL;
6385 : 0 : break;
6386 : : }
6387 : :
6388 : : return ret;
6389 : : }
6390 : :
6391 : : /* Delete UDP tunneling port */
6392 : : static int
6393 : 0 : ice_dev_udp_tunnel_port_del(struct rte_eth_dev *dev,
6394 : : struct rte_eth_udp_tunnel *udp_tunnel)
6395 : : {
6396 : : int ret = 0;
6397 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6398 : : struct ice_adapter *ad =
6399 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6400 : :
6401 [ # # ]: 0 : if (udp_tunnel == NULL)
6402 : : return -EINVAL;
6403 : :
6404 [ # # ]: 0 : switch (udp_tunnel->prot_type) {
6405 : 0 : case RTE_ETH_TUNNEL_TYPE_VXLAN:
6406 : 0 : ret = ice_destroy_tunnel(hw, udp_tunnel->udp_port, 0);
6407 [ # # # # ]: 0 : if (!ret && ad->psr != NULL)
6408 : 0 : ice_parser_vxlan_tunnel_set(ad->psr,
6409 : 0 : udp_tunnel->udp_port, false);
6410 : : break;
6411 : 0 : default:
6412 : 0 : PMD_DRV_LOG(ERR, "Invalid tunnel type");
6413 : : ret = -EINVAL;
6414 : 0 : break;
6415 : : }
6416 : :
6417 : : return ret;
6418 : : }
6419 : :
6420 : : static int
6421 : 0 : ice_timesync_enable(struct rte_eth_dev *dev)
6422 : : {
6423 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6424 : : struct ice_adapter *ad =
6425 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6426 : : int ret;
6427 : :
6428 [ # # # # ]: 0 : if (dev->data->dev_started && !(dev->data->dev_conf.rxmode.offloads &
6429 : : RTE_ETH_RX_OFFLOAD_TIMESTAMP)) {
6430 : 0 : PMD_DRV_LOG(ERR, "Rx timestamp offload not configured");
6431 : 0 : return -1;
6432 : : }
6433 : :
6434 [ # # ]: 0 : if (hw->func_caps.ts_func_info.src_tmr_owned) {
6435 : 0 : ret = ice_ptp_init_phc(hw);
6436 [ # # ]: 0 : if (ret) {
6437 : 0 : PMD_DRV_LOG(ERR, "Failed to initialize PHC");
6438 : 0 : return -1;
6439 : : }
6440 : :
6441 : 0 : ret = ice_ptp_write_incval(hw, ICE_PTP_NOMINAL_INCVAL_E810);
6442 [ # # ]: 0 : if (ret) {
6443 : 0 : PMD_DRV_LOG(ERR,
6444 : : "Failed to write PHC increment time value");
6445 : 0 : return -1;
6446 : : }
6447 : : }
6448 : :
6449 : : /* Initialize cycle counters for system time/RX/TX timestamp */
6450 : 0 : memset(&ad->systime_tc, 0, sizeof(struct rte_timecounter));
6451 : 0 : memset(&ad->rx_tstamp_tc, 0, sizeof(struct rte_timecounter));
6452 : 0 : memset(&ad->tx_tstamp_tc, 0, sizeof(struct rte_timecounter));
6453 : :
6454 : 0 : ad->systime_tc.cc_mask = ICE_CYCLECOUNTER_MASK;
6455 : : ad->systime_tc.cc_shift = 0;
6456 : : ad->systime_tc.nsec_mask = 0;
6457 : :
6458 : 0 : ad->rx_tstamp_tc.cc_mask = ICE_CYCLECOUNTER_MASK;
6459 : : ad->rx_tstamp_tc.cc_shift = 0;
6460 : : ad->rx_tstamp_tc.nsec_mask = 0;
6461 : :
6462 : 0 : ad->tx_tstamp_tc.cc_mask = ICE_CYCLECOUNTER_MASK;
6463 : : ad->tx_tstamp_tc.cc_shift = 0;
6464 : : ad->tx_tstamp_tc.nsec_mask = 0;
6465 : :
6466 : 0 : ad->ptp_ena = 1;
6467 : :
6468 : 0 : return 0;
6469 : : }
6470 : :
6471 : : static int
6472 : 0 : ice_timesync_read_rx_timestamp(struct rte_eth_dev *dev,
6473 : : struct timespec *timestamp, uint32_t flags)
6474 : : {
6475 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6476 : : struct ice_adapter *ad =
6477 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6478 : : struct ice_rx_queue *rxq;
6479 : : uint32_t ts_high;
6480 : : uint64_t ts_ns, ns;
6481 : :
6482 : 0 : rxq = dev->data->rx_queues[flags];
6483 : :
6484 : 0 : ts_high = rxq->time_high;
6485 : 0 : ts_ns = ice_tstamp_convert_32b_64b(hw, ad, 1, ts_high);
6486 : : ns = rte_timecounter_update(&ad->rx_tstamp_tc, ts_ns);
6487 : 0 : *timestamp = rte_ns_to_timespec(ns);
6488 : :
6489 : 0 : return 0;
6490 : : }
6491 : :
6492 : : static int
6493 : 0 : ice_timesync_read_tx_timestamp(struct rte_eth_dev *dev,
6494 : : struct timespec *timestamp)
6495 : : {
6496 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6497 : : struct ice_adapter *ad =
6498 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6499 : : uint8_t lport;
6500 : : uint64_t ts_ns, ns, tstamp;
6501 : : const uint64_t mask = 0xFFFFFFFF;
6502 : : int ret;
6503 : :
6504 : 0 : lport = hw->port_info->lport;
6505 : :
6506 : 0 : ret = ice_read_phy_tstamp(hw, lport, 0, &tstamp);
6507 [ # # ]: 0 : if (ret) {
6508 : 0 : PMD_DRV_LOG(ERR, "Failed to read phy timestamp");
6509 : 0 : return -1;
6510 : : }
6511 : :
6512 : 0 : ts_ns = ice_tstamp_convert_32b_64b(hw, ad, 1, (tstamp >> 8) & mask);
6513 : : ns = rte_timecounter_update(&ad->tx_tstamp_tc, ts_ns);
6514 : 0 : *timestamp = rte_ns_to_timespec(ns);
6515 : :
6516 : 0 : return 0;
6517 : : }
6518 : :
6519 : : static int
6520 : 0 : ice_timesync_adjust_time(struct rte_eth_dev *dev, int64_t delta)
6521 : : {
6522 : 0 : struct ice_adapter *ad =
6523 : 0 : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6524 : :
6525 : 0 : ad->systime_tc.nsec += delta;
6526 : 0 : ad->rx_tstamp_tc.nsec += delta;
6527 : 0 : ad->tx_tstamp_tc.nsec += delta;
6528 : :
6529 : 0 : return 0;
6530 : : }
6531 : :
6532 : : static int
6533 : 0 : ice_timesync_write_time(struct rte_eth_dev *dev, const struct timespec *ts)
6534 : : {
6535 : 0 : struct ice_adapter *ad =
6536 : 0 : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6537 : : uint64_t ns;
6538 : :
6539 : : ns = rte_timespec_to_ns(ts);
6540 : :
6541 : 0 : ad->systime_tc.nsec = ns;
6542 : 0 : ad->rx_tstamp_tc.nsec = ns;
6543 : 0 : ad->tx_tstamp_tc.nsec = ns;
6544 : :
6545 : 0 : return 0;
6546 : : }
6547 : :
6548 : : static int
6549 : 0 : ice_timesync_read_time(struct rte_eth_dev *dev, struct timespec *ts)
6550 : : {
6551 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6552 : : struct ice_adapter *ad =
6553 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6554 : 0 : uint8_t tmr_idx = hw->func_caps.ts_func_info.tmr_index_assoc;
6555 : : uint32_t hi, lo, lo2;
6556 : : uint64_t time, ns;
6557 : :
6558 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6559 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(tmr_idx));
6560 : 0 : lo2 = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6561 : :
6562 [ # # ]: 0 : if (lo2 < lo) {
6563 : 0 : lo = ICE_READ_REG(hw, GLTSYN_TIME_L(tmr_idx));
6564 : 0 : hi = ICE_READ_REG(hw, GLTSYN_TIME_H(tmr_idx));
6565 : : }
6566 : :
6567 [ # # ]: 0 : time = ((uint64_t)hi << 32) | lo;
6568 : : ns = rte_timecounter_update(&ad->systime_tc, time);
6569 : 0 : *ts = rte_ns_to_timespec(ns);
6570 : :
6571 : 0 : return 0;
6572 : : }
6573 : :
6574 : : static int
6575 : 0 : ice_timesync_disable(struct rte_eth_dev *dev)
6576 : : {
6577 : 0 : struct ice_hw *hw = ICE_DEV_PRIVATE_TO_HW(dev->data->dev_private);
6578 : : struct ice_adapter *ad =
6579 : : ICE_DEV_PRIVATE_TO_ADAPTER(dev->data->dev_private);
6580 : 0 : uint8_t tmr_idx = hw->func_caps.ts_func_info.tmr_index_assoc;
6581 : : uint64_t val;
6582 : : uint8_t lport;
6583 : :
6584 : 0 : lport = hw->port_info->lport;
6585 : :
6586 : 0 : ice_clear_phy_tstamp(hw, lport, 0);
6587 : :
6588 : 0 : val = ICE_READ_REG(hw, GLTSYN_ENA(tmr_idx));
6589 : 0 : val &= ~GLTSYN_ENA_TSYN_ENA_M;
6590 : 0 : ICE_WRITE_REG(hw, GLTSYN_ENA(tmr_idx), val);
6591 : :
6592 : 0 : ICE_WRITE_REG(hw, GLTSYN_INCVAL_L(tmr_idx), 0);
6593 : 0 : ICE_WRITE_REG(hw, GLTSYN_INCVAL_H(tmr_idx), 0);
6594 : :
6595 : 0 : ad->ptp_ena = 0;
6596 : :
6597 : 0 : return 0;
6598 : : }
6599 : :
6600 : : static const uint32_t *
6601 : 0 : ice_buffer_split_supported_hdr_ptypes_get(struct rte_eth_dev *dev __rte_unused,
6602 : : size_t *no_of_elements)
6603 : : {
6604 : : /* Buffer split protocol header capability. */
6605 : : static const uint32_t ptypes[] = {
6606 : : /* Non tunneled */
6607 : : RTE_PTYPE_L2_ETHER,
6608 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN,
6609 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_L4_UDP,
6610 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_L4_TCP,
6611 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_L4_SCTP,
6612 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN,
6613 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_L4_UDP,
6614 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_L4_TCP,
6615 : : RTE_PTYPE_L2_ETHER | RTE_PTYPE_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_L4_SCTP,
6616 : :
6617 : : /* Tunneled */
6618 : : RTE_PTYPE_TUNNEL_GRENAT,
6619 : :
6620 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER,
6621 : :
6622 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6623 : : RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN,
6624 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6625 : : RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN,
6626 : :
6627 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6628 : : RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_UDP,
6629 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6630 : : RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_TCP,
6631 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6632 : : RTE_PTYPE_INNER_L3_IPV4_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_SCTP,
6633 : :
6634 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6635 : : RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_UDP,
6636 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6637 : : RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_TCP,
6638 : : RTE_PTYPE_TUNNEL_GRENAT | RTE_PTYPE_INNER_L2_ETHER |
6639 : : RTE_PTYPE_INNER_L3_IPV6_EXT_UNKNOWN | RTE_PTYPE_INNER_L4_SCTP,
6640 : :
6641 : : };
6642 : :
6643 : 0 : *no_of_elements = RTE_DIM(ptypes);
6644 : 0 : return ptypes;
6645 : : }
6646 : :
6647 : : static int
6648 : 0 : ice_pci_probe(struct rte_pci_driver *pci_drv __rte_unused,
6649 : : struct rte_pci_device *pci_dev)
6650 : : {
6651 : 0 : return rte_eth_dev_pci_generic_probe(pci_dev,
6652 : : sizeof(struct ice_adapter),
6653 : : ice_dev_init);
6654 : : }
6655 : :
6656 : : static int
6657 : 0 : ice_pci_remove(struct rte_pci_device *pci_dev)
6658 : : {
6659 : 0 : return rte_eth_dev_pci_generic_remove(pci_dev, ice_dev_uninit);
6660 : : }
6661 : :
6662 : : static struct rte_pci_driver rte_ice_pmd = {
6663 : : .id_table = pci_id_ice_map,
6664 : : .drv_flags = RTE_PCI_DRV_NEED_MAPPING | RTE_PCI_DRV_INTR_LSC,
6665 : : .probe = ice_pci_probe,
6666 : : .remove = ice_pci_remove,
6667 : : };
6668 : :
6669 : : /**
6670 : : * Driver initialization routine.
6671 : : * Invoked once at EAL init time.
6672 : : * Register itself as the [Poll Mode] Driver of PCI devices.
6673 : : */
6674 : 238 : RTE_PMD_REGISTER_PCI(net_ice, rte_ice_pmd);
6675 : : RTE_PMD_REGISTER_PCI_TABLE(net_ice, pci_id_ice_map);
6676 : : RTE_PMD_REGISTER_KMOD_DEP(net_ice, "* igb_uio | uio_pci_generic | vfio-pci");
6677 : : RTE_PMD_REGISTER_PARAM_STRING(net_ice,
6678 : : ICE_HW_DEBUG_MASK_ARG "=0xXXX"
6679 : : ICE_PROTO_XTR_ARG "=[queue:]<vlan|ipv4|ipv6|ipv6_flow|tcp|ip_offset>"
6680 : : ICE_SAFE_MODE_SUPPORT_ARG "=<0|1>"
6681 : : ICE_DEFAULT_MAC_DISABLE "=<0|1>"
6682 : : ICE_RX_LOW_LATENCY_ARG "=<0|1>");
6683 : :
6684 [ - + ]: 238 : RTE_LOG_REGISTER_SUFFIX(ice_logtype_init, init, NOTICE);
6685 [ - + ]: 238 : RTE_LOG_REGISTER_SUFFIX(ice_logtype_driver, driver, NOTICE);
6686 : : #ifdef RTE_ETHDEV_DEBUG_RX
6687 : : RTE_LOG_REGISTER_SUFFIX(ice_logtype_rx, rx, DEBUG);
6688 : : #endif
6689 : : #ifdef RTE_ETHDEV_DEBUG_TX
6690 : : RTE_LOG_REGISTER_SUFFIX(ice_logtype_tx, tx, DEBUG);
6691 : : #endif
6692 : :
6693 : 0 : bool is_ice_supported(struct rte_eth_dev *dev)
6694 : : {
6695 : 0 : return !strcmp(dev->device->driver->name, rte_ice_pmd.driver.name);
6696 : : }
|