Branch data Line data Source code
1 : : /* SPDX-License-Identifier: BSD-3-Clause
2 : : * Copyright(C) 2021 Marvell.
3 : : */
4 : : #include "cn10k_ethdev.h"
5 : : #include "cn10k_flow.h"
6 : : #include "cn10k_rx.h"
7 : : #include "cn10k_tx.h"
8 : :
9 : : static uint16_t
10 [ # # ]: 0 : nix_rx_offload_flags(struct rte_eth_dev *eth_dev)
11 : : {
12 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
13 : : struct rte_eth_dev_data *data = eth_dev->data;
14 : : struct rte_eth_conf *conf = &data->dev_conf;
15 : : struct rte_eth_rxmode *rxmode = &conf->rxmode;
16 : : uint16_t flags = 0;
17 : :
18 [ # # ]: 0 : if (rxmode->mq_mode == RTE_ETH_MQ_RX_RSS &&
19 [ # # ]: 0 : (dev->rx_offloads & RTE_ETH_RX_OFFLOAD_RSS_HASH))
20 : : flags |= NIX_RX_OFFLOAD_RSS_F;
21 : :
22 [ # # ]: 0 : if (dev->rx_offloads &
23 : : (RTE_ETH_RX_OFFLOAD_TCP_CKSUM | RTE_ETH_RX_OFFLOAD_UDP_CKSUM))
24 : 0 : flags |= NIX_RX_OFFLOAD_CHECKSUM_F;
25 : :
26 [ # # ]: 0 : if (dev->rx_offloads &
27 : : (RTE_ETH_RX_OFFLOAD_IPV4_CKSUM | RTE_ETH_RX_OFFLOAD_OUTER_IPV4_CKSUM))
28 : 0 : flags |= NIX_RX_OFFLOAD_CHECKSUM_F;
29 : :
30 [ # # ]: 0 : if (dev->rx_offloads & RTE_ETH_RX_OFFLOAD_SCATTER)
31 : 0 : flags |= NIX_RX_MULTI_SEG_F;
32 : :
33 [ # # ]: 0 : if ((dev->rx_offloads & RTE_ETH_RX_OFFLOAD_TIMESTAMP))
34 : 0 : flags |= NIX_RX_OFFLOAD_TSTAMP_F;
35 : :
36 [ # # ]: 0 : if (!dev->ptype_disable)
37 : 0 : flags |= NIX_RX_OFFLOAD_PTYPE_F;
38 : :
39 [ # # ]: 0 : if (dev->rx_offloads & RTE_ETH_RX_OFFLOAD_SECURITY)
40 : 0 : flags |= NIX_RX_OFFLOAD_SECURITY_F;
41 : :
42 : 0 : return flags;
43 : : }
44 : :
45 : : static uint16_t
46 [ # # ]: 0 : nix_tx_offload_flags(struct rte_eth_dev *eth_dev)
47 : : {
48 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
49 : 0 : uint64_t conf = dev->tx_offloads;
50 : : struct roc_nix *nix = &dev->nix;
51 : : uint16_t flags = 0;
52 : :
53 : : /* Fastpath is dependent on these enums */
54 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_TCP_CKSUM != (1ULL << 52));
55 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_SCTP_CKSUM != (2ULL << 52));
56 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_UDP_CKSUM != (3ULL << 52));
57 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_IP_CKSUM != (1ULL << 54));
58 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_IPV4 != (1ULL << 55));
59 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_OUTER_IP_CKSUM != (1ULL << 58));
60 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_OUTER_IPV4 != (1ULL << 59));
61 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_OUTER_IPV6 != (1ULL << 60));
62 : : RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_OUTER_UDP_CKSUM != (1ULL << 41));
63 : : RTE_BUILD_BUG_ON(RTE_MBUF_L2_LEN_BITS != 7);
64 : : RTE_BUILD_BUG_ON(RTE_MBUF_L3_LEN_BITS != 9);
65 : : RTE_BUILD_BUG_ON(RTE_MBUF_OUTL2_LEN_BITS != 7);
66 : : RTE_BUILD_BUG_ON(RTE_MBUF_OUTL3_LEN_BITS != 9);
67 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, data_off) !=
68 : : offsetof(struct rte_mbuf, buf_addr) + 16);
69 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, ol_flags) !=
70 : : offsetof(struct rte_mbuf, buf_addr) + 24);
71 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, pkt_len) !=
72 : : offsetof(struct rte_mbuf, ol_flags) + 12);
73 : : RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, tx_offload) !=
74 : : offsetof(struct rte_mbuf, pool) + 2 * sizeof(void *));
75 : :
76 [ # # ]: 0 : if (conf & RTE_ETH_TX_OFFLOAD_VLAN_INSERT ||
77 : : conf & RTE_ETH_TX_OFFLOAD_QINQ_INSERT)
78 : : flags |= NIX_TX_OFFLOAD_VLAN_QINQ_F;
79 : :
80 [ # # ]: 0 : if (conf & RTE_ETH_TX_OFFLOAD_OUTER_IPV4_CKSUM ||
81 : : conf & RTE_ETH_TX_OFFLOAD_OUTER_UDP_CKSUM)
82 : 0 : flags |= NIX_TX_OFFLOAD_OL3_OL4_CSUM_F;
83 : :
84 : 0 : if (conf & RTE_ETH_TX_OFFLOAD_IPV4_CKSUM ||
85 : : conf & RTE_ETH_TX_OFFLOAD_TCP_CKSUM ||
86 [ # # ]: 0 : conf & RTE_ETH_TX_OFFLOAD_UDP_CKSUM || conf & RTE_ETH_TX_OFFLOAD_SCTP_CKSUM)
87 : 0 : flags |= NIX_TX_OFFLOAD_L3_L4_CSUM_F;
88 : :
89 [ # # ]: 0 : if (!(conf & RTE_ETH_TX_OFFLOAD_MBUF_FAST_FREE))
90 : 0 : flags |= NIX_TX_OFFLOAD_MBUF_NOFF_F;
91 : :
92 [ # # ]: 0 : if (conf & RTE_ETH_TX_OFFLOAD_MULTI_SEGS)
93 : 0 : flags |= NIX_TX_MULTI_SEG_F;
94 : :
95 : : /* Enable Inner checksum for TSO */
96 [ # # ]: 0 : if (conf & RTE_ETH_TX_OFFLOAD_TCP_TSO)
97 : 0 : flags |= (NIX_TX_OFFLOAD_TSO_F | NIX_TX_OFFLOAD_L3_L4_CSUM_F);
98 : :
99 : : /* Enable Inner and Outer checksum for Tunnel TSO */
100 [ # # ]: 0 : if (conf & (RTE_ETH_TX_OFFLOAD_VXLAN_TNL_TSO |
101 : : RTE_ETH_TX_OFFLOAD_GENEVE_TNL_TSO | RTE_ETH_TX_OFFLOAD_GRE_TNL_TSO))
102 : 0 : flags |= (NIX_TX_OFFLOAD_TSO_F | NIX_TX_OFFLOAD_OL3_OL4_CSUM_F |
103 : : NIX_TX_OFFLOAD_L3_L4_CSUM_F);
104 : :
105 [ # # ]: 0 : if ((dev->rx_offloads & RTE_ETH_RX_OFFLOAD_TIMESTAMP))
106 : 0 : flags |= NIX_TX_OFFLOAD_TSTAMP_F;
107 : :
108 [ # # ]: 0 : if (conf & RTE_ETH_TX_OFFLOAD_SECURITY)
109 : 0 : flags |= NIX_TX_OFFLOAD_SECURITY_F;
110 : :
111 [ # # ]: 0 : if (dev->tx_mark)
112 : 0 : flags |= NIX_TX_OFFLOAD_VLAN_QINQ_F;
113 : :
114 [ # # ]: 0 : if (nix->tx_compl_ena)
115 : 0 : flags |= NIX_TX_OFFLOAD_MBUF_NOFF_F;
116 : :
117 : 0 : return flags;
118 : : }
119 : :
120 : : static int
121 [ # # ]: 0 : cn10k_nix_ptypes_set(struct rte_eth_dev *eth_dev, uint32_t ptype_mask)
122 : : {
123 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
124 : :
125 [ # # ]: 0 : if (ptype_mask) {
126 : 0 : dev->rx_offload_flags |= NIX_RX_OFFLOAD_PTYPE_F;
127 : 0 : dev->ptype_disable = 0;
128 : : } else {
129 : 0 : dev->rx_offload_flags &= ~NIX_RX_OFFLOAD_PTYPE_F;
130 : 0 : dev->ptype_disable = 1;
131 : : }
132 : :
133 : 0 : cn10k_eth_set_rx_function(eth_dev);
134 : 0 : return 0;
135 : : }
136 : :
137 : : static void
138 : : nix_form_default_desc(struct cnxk_eth_dev *dev, struct cn10k_eth_txq *txq,
139 : : uint16_t qid)
140 : : {
141 : : union nix_send_hdr_w0_u send_hdr_w0;
142 : :
143 : : /* Initialize the fields based on basic single segment packet */
144 : 0 : send_hdr_w0.u = 0;
145 : 0 : if (dev->tx_offload_flags & NIX_TX_NEED_EXT_HDR) {
146 : : /* 2(HDR) + 2(EXT_HDR) + 1(SG) + 1(IOVA) = 6/2 - 1 = 2 */
147 : 0 : send_hdr_w0.sizem1 = 2;
148 [ # # # # : 0 : if (dev->tx_offload_flags & NIX_TX_OFFLOAD_TSTAMP_F) {
# # ]
149 : : /* Default: one seg packet would have:
150 : : * 2(HDR) + 2(EXT) + 1(SG) + 1(IOVA) + 2(MEM)
151 : : * => 8/2 - 1 = 3
152 : : */
153 : 0 : send_hdr_w0.sizem1 = 3;
154 : :
155 : : /* To calculate the offset for send_mem,
156 : : * send_hdr->w0.sizem1 * 2
157 : : */
158 : 0 : txq->ts_mem = dev->tstamp.tx_tstamp_iova;
159 : : }
160 : : } else {
161 : : /* 2(HDR) + 1(SG) + 1(IOVA) = 4/2 - 1 = 1 */
162 : 0 : send_hdr_w0.sizem1 = 1;
163 : : }
164 : 0 : send_hdr_w0.sq = qid;
165 : 0 : txq->send_hdr_w0 = send_hdr_w0.u;
166 : : rte_wmb();
167 : : }
168 : :
169 : : static int
170 : 0 : cn10k_nix_tx_compl_setup(struct cnxk_eth_dev *dev,
171 : : struct cn10k_eth_txq *txq,
172 : : struct roc_nix_sq *sq, uint16_t nb_desc)
173 : : {
174 : : struct roc_nix_cq *cq;
175 : :
176 : 0 : cq = &dev->cqs[sq->cqid];
177 : 0 : txq->tx_compl.desc_base = (uintptr_t)cq->desc_base;
178 : 0 : txq->tx_compl.cq_door = cq->door;
179 : 0 : txq->tx_compl.cq_status = cq->status;
180 : 0 : txq->tx_compl.wdata = cq->wdata;
181 : 0 : txq->tx_compl.head = cq->head;
182 : 0 : txq->tx_compl.qmask = cq->qmask;
183 : : /* Total array size holding buffers is equal to
184 : : * number of entries in cq and sq
185 : : * max buffer in array = desc in cq + desc in sq
186 : : */
187 : 0 : txq->tx_compl.nb_desc_mask = (2 * rte_align32pow2(nb_desc)) - 1;
188 : 0 : txq->tx_compl.ena = true;
189 : :
190 : 0 : txq->tx_compl.ptr = (struct rte_mbuf **)plt_zmalloc(txq->tx_compl.nb_desc_mask *
191 : : sizeof(struct rte_mbuf *), 0);
192 [ # # ]: 0 : if (!txq->tx_compl.ptr)
193 : 0 : return -1;
194 : :
195 : : return 0;
196 : : }
197 : :
198 : : static void
199 : 0 : cn10k_nix_tx_queue_release(struct rte_eth_dev *eth_dev, uint16_t qid)
200 : : {
201 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
202 : : struct roc_nix *nix = &dev->nix;
203 : : struct cn10k_eth_txq *txq;
204 : :
205 : 0 : cnxk_nix_tx_queue_release(eth_dev, qid);
206 : 0 : txq = eth_dev->data->tx_queues[qid];
207 : :
208 [ # # ]: 0 : if (nix->tx_compl_ena)
209 : 0 : plt_free(txq->tx_compl.ptr);
210 : 0 : }
211 : :
212 : : static int
213 : 0 : cn10k_nix_tx_queue_setup(struct rte_eth_dev *eth_dev, uint16_t qid,
214 : : uint16_t nb_desc, unsigned int socket,
215 : : const struct rte_eth_txconf *tx_conf)
216 : : {
217 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
218 : 0 : struct roc_nix *nix = &dev->nix;
219 : : uint64_t mark_fmt, mark_flag;
220 : : struct roc_cpt_lf *inl_lf;
221 : : struct cn10k_eth_txq *txq;
222 : : struct roc_nix_sq *sq;
223 : : uint16_t crypto_qid;
224 : : int rc;
225 : :
226 : : RTE_SET_USED(socket);
227 : :
228 : : /* Common Tx queue setup */
229 : 0 : rc = cnxk_nix_tx_queue_setup(eth_dev, qid, nb_desc,
230 : : sizeof(struct cn10k_eth_txq), tx_conf);
231 [ # # ]: 0 : if (rc)
232 : : return rc;
233 : :
234 : 0 : sq = &dev->sqs[qid];
235 : : /* Update fast path queue */
236 : 0 : txq = eth_dev->data->tx_queues[qid];
237 : 0 : txq->fc_mem = sq->fc;
238 [ # # ]: 0 : if (nix->tx_compl_ena) {
239 : 0 : rc = cn10k_nix_tx_compl_setup(dev, txq, sq, nb_desc);
240 [ # # ]: 0 : if (rc)
241 : : return rc;
242 : : }
243 : :
244 : : /* Set Txq flag for MT_LOCKFREE */
245 : 0 : txq->flag = !!(dev->tx_offloads & RTE_ETH_TX_OFFLOAD_MT_LOCKFREE);
246 : :
247 : : /* Store lmt base in tx queue for easy access */
248 : 0 : txq->lmt_base = nix->lmt_base;
249 : 0 : txq->io_addr = sq->io_addr;
250 : 0 : txq->nb_sqb_bufs_adj = sq->nb_sqb_bufs_adj;
251 : 0 : txq->sqes_per_sqb_log2 = sq->sqes_per_sqb_log2;
252 : :
253 : : /* Fetch CPT LF info for outbound if present */
254 [ # # ]: 0 : if (dev->outb.lf_base) {
255 : 0 : crypto_qid = qid % dev->outb.nb_crypto_qs;
256 : 0 : inl_lf = dev->outb.lf_base + crypto_qid;
257 : :
258 : 0 : txq->cpt_io_addr = inl_lf->io_addr;
259 : 0 : txq->cpt_fc = inl_lf->fc_addr;
260 : 0 : txq->cpt_fc_sw = (int32_t *)((uintptr_t)dev->outb.fc_sw_mem +
261 : 0 : crypto_qid * RTE_CACHE_LINE_SIZE);
262 : :
263 : 0 : txq->cpt_desc = inl_lf->nb_desc * 0.7;
264 : 0 : txq->sa_base = (uint64_t)dev->outb.sa_base;
265 : 0 : txq->sa_base |= (uint64_t)eth_dev->data->port_id;
266 : : PLT_STATIC_ASSERT(ROC_NIX_INL_SA_BASE_ALIGN == BIT_ULL(16));
267 : : }
268 : :
269 : : /* Restore marking flag from roc */
270 : 0 : mark_fmt = roc_nix_tm_mark_format_get(nix, &mark_flag);
271 : 0 : txq->mark_flag = mark_flag & CNXK_TM_MARK_MASK;
272 [ # # ]: 0 : txq->mark_fmt = mark_fmt & CNXK_TX_MARK_FMT_MASK;
273 : :
274 : : nix_form_default_desc(dev, txq, qid);
275 : 0 : txq->lso_tun_fmt = dev->lso_tun_fmt;
276 : 0 : return 0;
277 : : }
278 : :
279 : : static int
280 [ # # ]: 0 : cn10k_nix_rx_queue_setup(struct rte_eth_dev *eth_dev, uint16_t qid,
281 : : uint16_t nb_desc, unsigned int socket,
282 : : const struct rte_eth_rxconf *rx_conf,
283 : : struct rte_mempool *mp)
284 : : {
285 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
286 : : struct cn10k_eth_rxq *rxq;
287 : : struct roc_nix_rq *rq;
288 : : struct roc_nix_cq *cq;
289 : : int rc;
290 : :
291 : : RTE_SET_USED(socket);
292 : :
293 : : /* CQ Errata needs min 4K ring */
294 [ # # ]: 0 : if (dev->cq_min_4k && nb_desc < 4096)
295 : : nb_desc = 4096;
296 : :
297 : : /* Common Rx queue setup */
298 : 0 : rc = cnxk_nix_rx_queue_setup(eth_dev, qid, nb_desc,
299 : : sizeof(struct cn10k_eth_rxq), rx_conf, mp);
300 [ # # ]: 0 : if (rc)
301 : : return rc;
302 : :
303 : : /* Do initial mtu setup for RQ0 before device start */
304 [ # # ]: 0 : if (!qid) {
305 : 0 : rc = nix_recalc_mtu(eth_dev);
306 [ # # ]: 0 : if (rc)
307 : : return rc;
308 : :
309 : : /* Update offload flags */
310 : 0 : dev->rx_offload_flags = nix_rx_offload_flags(eth_dev);
311 : 0 : dev->tx_offload_flags = nix_tx_offload_flags(eth_dev);
312 : : }
313 : :
314 : 0 : rq = &dev->rqs[qid];
315 : 0 : cq = &dev->cqs[qid];
316 : :
317 : : /* Update fast path queue */
318 : 0 : rxq = eth_dev->data->rx_queues[qid];
319 : 0 : rxq->rq = qid;
320 : 0 : rxq->desc = (uintptr_t)cq->desc_base;
321 : 0 : rxq->cq_door = cq->door;
322 : 0 : rxq->cq_status = cq->status;
323 : 0 : rxq->wdata = cq->wdata;
324 : 0 : rxq->head = cq->head;
325 : 0 : rxq->qmask = cq->qmask;
326 : 0 : rxq->tstamp = &dev->tstamp;
327 : :
328 : : /* Data offset from data to start of mbuf is first_skip */
329 : 0 : rxq->data_off = rq->first_skip;
330 : 0 : rxq->mbuf_initializer = cnxk_nix_rxq_mbuf_setup(dev);
331 : :
332 : : /* Setup security related info */
333 [ # # ]: 0 : if (dev->rx_offload_flags & NIX_RX_OFFLOAD_SECURITY_F) {
334 : 0 : rxq->lmt_base = dev->nix.lmt_base;
335 : 0 : rxq->sa_base = roc_nix_inl_inb_sa_base_get(&dev->nix,
336 : 0 : dev->inb.inl_dev);
337 : : }
338 : :
339 : : /* Lookup mem */
340 : 0 : rxq->lookup_mem = cnxk_nix_fastpath_lookup_mem_get();
341 : 0 : return 0;
342 : : }
343 : :
344 : : static void
345 : 0 : cn10k_nix_rx_queue_meta_aura_update(struct rte_eth_dev *eth_dev)
346 : : {
347 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
348 : : struct cnxk_eth_rxq_sp *rxq_sp;
349 : : struct cn10k_eth_rxq *rxq;
350 : : struct roc_nix_rq *rq;
351 : : int i;
352 : :
353 : : /* Update Aura handle for fastpath rx queues */
354 [ # # ]: 0 : for (i = 0; i < eth_dev->data->nb_rx_queues; i++) {
355 : 0 : rq = &dev->rqs[i];
356 : 0 : rxq = eth_dev->data->rx_queues[i];
357 : 0 : rxq->meta_aura = rq->meta_aura_handle;
358 : 0 : rxq->meta_pool = dev->nix.meta_mempool;
359 : : /* Assume meta packet from normal aura if meta aura is not setup
360 : : */
361 [ # # ]: 0 : if (!rxq->meta_aura) {
362 : : rxq_sp = cnxk_eth_rxq_to_sp(rxq);
363 : 0 : rxq->meta_aura = rxq_sp->qconf.mp->pool_id;
364 : 0 : rxq->meta_pool = (uintptr_t)rxq_sp->qconf.mp;
365 : : }
366 : : }
367 : : /* Store mempool in lookup mem */
368 : 0 : cnxk_nix_lookup_mem_metapool_set(dev);
369 : 0 : }
370 : :
371 : : static int
372 : 0 : cn10k_nix_tx_queue_stop(struct rte_eth_dev *eth_dev, uint16_t qidx)
373 : : {
374 : 0 : struct cn10k_eth_txq *txq = eth_dev->data->tx_queues[qidx];
375 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
376 : 0 : uint16_t flags = dev->tx_offload_flags;
377 : 0 : struct roc_nix *nix = &dev->nix;
378 : 0 : uint32_t head = 0, tail = 0;
379 : : int rc;
380 : :
381 : 0 : rc = cnxk_nix_tx_queue_stop(eth_dev, qidx);
382 [ # # ]: 0 : if (rc)
383 : : return rc;
384 : :
385 : : /* Clear fc cache pkts to trigger worker stop */
386 : 0 : txq->fc_cache_pkts = 0;
387 : :
388 [ # # # # ]: 0 : if ((flags & NIX_TX_OFFLOAD_MBUF_NOFF_F) && txq->tx_compl.ena) {
389 : 0 : struct roc_nix_sq *sq = &dev->sqs[qidx];
390 : : do {
391 : 0 : handle_tx_completion_pkts(txq, flags & NIX_TX_VWQE_F);
392 : 0 : roc_nix_sq_head_tail_get(nix, sq->qid, &head, &tail);
393 [ # # ]: 0 : } while (head != tail);
394 : : }
395 : :
396 : : return 0;
397 : : }
398 : :
399 : : static int
400 : 0 : cn10k_nix_configure(struct rte_eth_dev *eth_dev)
401 : : {
402 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
403 : : int rc;
404 : :
405 : : /* Common nix configure */
406 : 0 : rc = cnxk_nix_configure(eth_dev);
407 [ # # ]: 0 : if (rc)
408 : : return rc;
409 : :
410 [ # # ]: 0 : if (dev->tx_offloads & RTE_ETH_TX_OFFLOAD_SECURITY ||
411 [ # # ]: 0 : dev->rx_offloads & RTE_ETH_RX_OFFLOAD_SECURITY) {
412 : : /* Register callback to handle security error work */
413 : 0 : roc_nix_inl_cb_register(cn10k_eth_sec_sso_work_cb, NULL);
414 : : }
415 : :
416 : : /* Update offload flags */
417 : 0 : dev->rx_offload_flags = nix_rx_offload_flags(eth_dev);
418 : 0 : dev->tx_offload_flags = nix_tx_offload_flags(eth_dev);
419 : :
420 : : /* reset reassembly dynfield/flag offset */
421 : 0 : dev->reass_dynfield_off = -1;
422 : 0 : dev->reass_dynflag_bit = -1;
423 : :
424 : 0 : plt_nix_dbg("Configured port%d platform specific rx_offload_flags=%x"
425 : : " tx_offload_flags=0x%x",
426 : : eth_dev->data->port_id, dev->rx_offload_flags,
427 : : dev->tx_offload_flags);
428 : 0 : return 0;
429 : : }
430 : :
431 : : /* Function to enable ptp config for VFs */
432 : : static void
433 : 0 : nix_ptp_enable_vf(struct rte_eth_dev *eth_dev)
434 : : {
435 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
436 : :
437 [ # # ]: 0 : if (nix_recalc_mtu(eth_dev))
438 : 0 : plt_err("Failed to set MTU size for ptp");
439 : :
440 : 0 : dev->rx_offload_flags |= NIX_RX_OFFLOAD_TSTAMP_F;
441 : :
442 : : /* Setting up the function pointers as per new offload flags */
443 : 0 : cn10k_eth_set_rx_function(eth_dev);
444 : 0 : cn10k_eth_set_tx_function(eth_dev);
445 : 0 : }
446 : :
447 : : static uint16_t
448 : 0 : nix_ptp_vf_burst(void *queue, struct rte_mbuf **mbufs, uint16_t pkts)
449 : : {
450 : : struct cn10k_eth_rxq *rxq = queue;
451 : : struct cnxk_eth_rxq_sp *rxq_sp;
452 : : struct rte_eth_dev *eth_dev;
453 : :
454 : : RTE_SET_USED(mbufs);
455 : : RTE_SET_USED(pkts);
456 : :
457 : : rxq_sp = cnxk_eth_rxq_to_sp(rxq);
458 : 0 : eth_dev = rxq_sp->dev->eth_dev;
459 : 0 : nix_ptp_enable_vf(eth_dev);
460 : :
461 : 0 : return 0;
462 : : }
463 : :
464 : : static int
465 : 0 : cn10k_nix_ptp_info_update_cb(struct roc_nix *nix, bool ptp_en)
466 : : {
467 : : struct cnxk_eth_dev *dev = (struct cnxk_eth_dev *)nix;
468 : : struct rte_eth_dev *eth_dev;
469 : : struct cn10k_eth_rxq *rxq;
470 : : int i;
471 : :
472 [ # # ]: 0 : if (!dev)
473 : : return -EINVAL;
474 : :
475 : 0 : eth_dev = dev->eth_dev;
476 [ # # ]: 0 : if (!eth_dev)
477 : : return -EINVAL;
478 : :
479 : 0 : dev->ptp_en = ptp_en;
480 : :
481 [ # # ]: 0 : for (i = 0; i < eth_dev->data->nb_rx_queues; i++) {
482 : 0 : rxq = eth_dev->data->rx_queues[i];
483 : 0 : rxq->mbuf_initializer = cnxk_nix_rxq_mbuf_setup(dev);
484 : : }
485 : :
486 [ # # # # : 0 : if (roc_nix_is_vf_or_sdp(nix) && !(roc_nix_is_sdp(nix)) &&
# # ]
487 : 0 : !(roc_nix_is_lbk(nix))) {
488 : : /* In case of VF, setting of MTU cannot be done directly in this
489 : : * function as this is running as part of MBOX request(PF->VF)
490 : : * and MTU setting also requires MBOX message to be
491 : : * sent(VF->PF)
492 : : */
493 : 0 : eth_dev->rx_pkt_burst = nix_ptp_vf_burst;
494 : : rte_mb();
495 : : }
496 : :
497 : : return 0;
498 : : }
499 : :
500 : : static int
501 : 0 : cn10k_nix_timesync_enable(struct rte_eth_dev *eth_dev)
502 : : {
503 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
504 : : int i, rc;
505 : :
506 : 0 : rc = cnxk_nix_timesync_enable(eth_dev);
507 [ # # ]: 0 : if (rc)
508 : : return rc;
509 : :
510 : 0 : dev->rx_offload_flags |= NIX_RX_OFFLOAD_TSTAMP_F;
511 : 0 : dev->tx_offload_flags |= NIX_TX_OFFLOAD_TSTAMP_F;
512 : :
513 [ # # ]: 0 : for (i = 0; i < eth_dev->data->nb_tx_queues; i++)
514 [ # # ]: 0 : nix_form_default_desc(dev, eth_dev->data->tx_queues[i], i);
515 : :
516 : : /* Setting up the rx[tx]_offload_flags due to change
517 : : * in rx[tx]_offloads.
518 : : */
519 : 0 : cn10k_eth_set_rx_function(eth_dev);
520 : 0 : cn10k_eth_set_tx_function(eth_dev);
521 : 0 : return 0;
522 : : }
523 : :
524 : : static int
525 : 0 : cn10k_nix_timesync_disable(struct rte_eth_dev *eth_dev)
526 : : {
527 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
528 : : int i, rc;
529 : :
530 : 0 : rc = cnxk_nix_timesync_disable(eth_dev);
531 [ # # ]: 0 : if (rc)
532 : : return rc;
533 : :
534 : 0 : dev->rx_offload_flags &= ~NIX_RX_OFFLOAD_TSTAMP_F;
535 : 0 : dev->tx_offload_flags &= ~NIX_TX_OFFLOAD_TSTAMP_F;
536 : :
537 [ # # ]: 0 : for (i = 0; i < eth_dev->data->nb_tx_queues; i++)
538 [ # # ]: 0 : nix_form_default_desc(dev, eth_dev->data->tx_queues[i], i);
539 : :
540 : : /* Setting up the rx[tx]_offload_flags due to change
541 : : * in rx[tx]_offloads.
542 : : */
543 : 0 : cn10k_eth_set_rx_function(eth_dev);
544 : 0 : cn10k_eth_set_tx_function(eth_dev);
545 : 0 : return 0;
546 : : }
547 : :
548 : : static int
549 [ # # ]: 0 : cn10k_nix_timesync_read_tx_timestamp(struct rte_eth_dev *eth_dev,
550 : : struct timespec *timestamp)
551 : : {
552 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
553 : : struct cnxk_timesync_info *tstamp = &dev->tstamp;
554 : : uint64_t ns;
555 : :
556 [ # # ]: 0 : if (*tstamp->tx_tstamp == 0)
557 : : return -EINVAL;
558 : :
559 : 0 : *tstamp->tx_tstamp = ((*tstamp->tx_tstamp >> 32) * NSEC_PER_SEC) +
560 [ # # ]: 0 : (*tstamp->tx_tstamp & 0xFFFFFFFFUL);
561 : : ns = rte_timecounter_update(&dev->tx_tstamp_tc, *tstamp->tx_tstamp);
562 : 0 : *timestamp = rte_ns_to_timespec(ns);
563 : 0 : *tstamp->tx_tstamp = 0;
564 : : rte_wmb();
565 : :
566 : 0 : return 0;
567 : : }
568 : :
569 : : static int
570 : 0 : cn10k_nix_dev_start(struct rte_eth_dev *eth_dev)
571 : : {
572 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
573 : 0 : struct roc_nix *nix = &dev->nix;
574 : : int rc;
575 : :
576 : : /* Common eth dev start */
577 : 0 : rc = cnxk_nix_dev_start(eth_dev);
578 [ # # ]: 0 : if (rc)
579 : : return rc;
580 : :
581 : : /* Update VF about data off shifted by 8 bytes if PTP already
582 : : * enabled in PF owning this VF
583 : : */
584 [ # # # # : 0 : if (dev->ptp_en && (!roc_nix_is_pf(nix) && (!roc_nix_is_sdp(nix))))
# # ]
585 : 0 : nix_ptp_enable_vf(eth_dev);
586 : :
587 : : /* Setting up the rx[tx]_offload_flags due to change
588 : : * in rx[tx]_offloads.
589 : : */
590 : 0 : dev->rx_offload_flags |= nix_rx_offload_flags(eth_dev);
591 : 0 : dev->tx_offload_flags |= nix_tx_offload_flags(eth_dev);
592 : :
593 [ # # ]: 0 : if (dev->rx_offload_flags & NIX_RX_OFFLOAD_SECURITY_F)
594 : 0 : cn10k_nix_rx_queue_meta_aura_update(eth_dev);
595 : :
596 : 0 : cn10k_eth_set_tx_function(eth_dev);
597 : 0 : cn10k_eth_set_rx_function(eth_dev);
598 : 0 : return 0;
599 : : }
600 : :
601 : : static int
602 [ # # ]: 0 : cn10k_nix_reassembly_capability_get(struct rte_eth_dev *eth_dev,
603 : : struct rte_eth_ip_reassembly_params *reassembly_capa)
604 : : {
605 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
606 : : int rc = -ENOTSUP;
607 : : RTE_SET_USED(eth_dev);
608 : :
609 [ # # ]: 0 : if (!roc_feature_nix_has_reass())
610 : : return -ENOTSUP;
611 : :
612 [ # # ]: 0 : if (dev->rx_offloads & RTE_ETH_RX_OFFLOAD_SECURITY) {
613 : 0 : reassembly_capa->timeout_ms = 60 * 1000;
614 : 0 : reassembly_capa->max_frags = 4;
615 : 0 : reassembly_capa->flags = RTE_ETH_DEV_REASSEMBLY_F_IPV4 |
616 : : RTE_ETH_DEV_REASSEMBLY_F_IPV6;
617 : : rc = 0;
618 : : }
619 : :
620 : : return rc;
621 : : }
622 : :
623 : : static int
624 : 0 : cn10k_nix_reassembly_conf_get(struct rte_eth_dev *eth_dev,
625 : : struct rte_eth_ip_reassembly_params *conf)
626 : : {
627 : : RTE_SET_USED(eth_dev);
628 : : RTE_SET_USED(conf);
629 : 0 : return -ENOTSUP;
630 : : }
631 : :
632 : : static int
633 [ # # ]: 0 : cn10k_nix_reassembly_conf_set(struct rte_eth_dev *eth_dev,
634 : : const struct rte_eth_ip_reassembly_params *conf)
635 : : {
636 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
637 : : int rc = 0;
638 : :
639 [ # # ]: 0 : if (!roc_feature_nix_has_reass())
640 : : return -ENOTSUP;
641 : :
642 [ # # ]: 0 : if (!conf->flags) {
643 : : /* Clear offload flags on disable */
644 [ # # ]: 0 : if (!dev->inb.nb_oop)
645 : 0 : dev->rx_offload_flags &= ~NIX_RX_REAS_F;
646 : 0 : dev->inb.reass_en = false;
647 : 0 : return 0;
648 : : }
649 : :
650 : 0 : rc = roc_nix_reassembly_configure(conf->timeout_ms, conf->max_frags);
651 [ # # # # ]: 0 : if (!rc && dev->rx_offloads & RTE_ETH_RX_OFFLOAD_SECURITY) {
652 : 0 : dev->rx_offload_flags |= NIX_RX_REAS_F;
653 : 0 : dev->inb.reass_en = true;
654 : : }
655 : :
656 : : return rc;
657 : : }
658 : :
659 : : static int
660 : 0 : cn10k_nix_tm_mark_vlan_dei(struct rte_eth_dev *eth_dev, int mark_green,
661 : : int mark_yellow, int mark_red,
662 : : struct rte_tm_error *error)
663 : : {
664 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
665 : 0 : struct roc_nix *roc_nix = &dev->nix;
666 : : uint64_t mark_fmt, mark_flag;
667 : : int rc, i;
668 : :
669 : 0 : rc = cnxk_nix_tm_mark_vlan_dei(eth_dev, mark_green, mark_yellow,
670 : : mark_red, error);
671 : :
672 [ # # ]: 0 : if (rc)
673 : 0 : goto exit;
674 : :
675 : 0 : mark_fmt = roc_nix_tm_mark_format_get(roc_nix, &mark_flag);
676 [ # # ]: 0 : if (mark_flag) {
677 : 0 : dev->tx_offload_flags |= NIX_TX_OFFLOAD_VLAN_QINQ_F;
678 : 0 : dev->tx_mark = true;
679 : : } else {
680 : 0 : dev->tx_mark = false;
681 [ # # ]: 0 : if (!(dev->tx_offloads & RTE_ETH_TX_OFFLOAD_VLAN_INSERT ||
682 : : dev->tx_offloads & RTE_ETH_TX_OFFLOAD_QINQ_INSERT))
683 : 0 : dev->tx_offload_flags &= ~NIX_TX_OFFLOAD_VLAN_QINQ_F;
684 : : }
685 : :
686 [ # # ]: 0 : for (i = 0; i < eth_dev->data->nb_tx_queues; i++) {
687 : 0 : struct cn10k_eth_txq *txq = eth_dev->data->tx_queues[i];
688 : :
689 : 0 : txq->mark_flag = mark_flag & CNXK_TM_MARK_MASK;
690 : 0 : txq->mark_fmt = mark_fmt & CNXK_TX_MARK_FMT_MASK;
691 : : }
692 : 0 : cn10k_eth_set_tx_function(eth_dev);
693 : 0 : exit:
694 : 0 : return rc;
695 : : }
696 : :
697 : : static int
698 : 0 : cn10k_nix_tm_mark_ip_ecn(struct rte_eth_dev *eth_dev, int mark_green,
699 : : int mark_yellow, int mark_red,
700 : : struct rte_tm_error *error)
701 : : {
702 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
703 : 0 : struct roc_nix *roc_nix = &dev->nix;
704 : : uint64_t mark_fmt, mark_flag;
705 : : int rc, i;
706 : :
707 : 0 : rc = cnxk_nix_tm_mark_ip_ecn(eth_dev, mark_green, mark_yellow, mark_red,
708 : : error);
709 [ # # ]: 0 : if (rc)
710 : 0 : goto exit;
711 : :
712 : 0 : mark_fmt = roc_nix_tm_mark_format_get(roc_nix, &mark_flag);
713 [ # # ]: 0 : if (mark_flag) {
714 : 0 : dev->tx_offload_flags |= NIX_TX_OFFLOAD_VLAN_QINQ_F;
715 : 0 : dev->tx_mark = true;
716 : : } else {
717 : 0 : dev->tx_mark = false;
718 [ # # ]: 0 : if (!(dev->tx_offloads & RTE_ETH_TX_OFFLOAD_VLAN_INSERT ||
719 : : dev->tx_offloads & RTE_ETH_TX_OFFLOAD_QINQ_INSERT))
720 : 0 : dev->tx_offload_flags &= ~NIX_TX_OFFLOAD_VLAN_QINQ_F;
721 : : }
722 : :
723 [ # # ]: 0 : for (i = 0; i < eth_dev->data->nb_tx_queues; i++) {
724 : 0 : struct cn10k_eth_txq *txq = eth_dev->data->tx_queues[i];
725 : :
726 : 0 : txq->mark_flag = mark_flag & CNXK_TM_MARK_MASK;
727 : 0 : txq->mark_fmt = mark_fmt & CNXK_TX_MARK_FMT_MASK;
728 : : }
729 : 0 : cn10k_eth_set_tx_function(eth_dev);
730 : 0 : exit:
731 : 0 : return rc;
732 : : }
733 : :
734 : : static int
735 : 0 : cn10k_nix_tm_mark_ip_dscp(struct rte_eth_dev *eth_dev, int mark_green,
736 : : int mark_yellow, int mark_red,
737 : : struct rte_tm_error *error)
738 : : {
739 : : struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
740 : 0 : struct roc_nix *roc_nix = &dev->nix;
741 : : uint64_t mark_fmt, mark_flag;
742 : : int rc, i;
743 : :
744 : 0 : rc = cnxk_nix_tm_mark_ip_dscp(eth_dev, mark_green, mark_yellow,
745 : : mark_red, error);
746 [ # # ]: 0 : if (rc)
747 : 0 : goto exit;
748 : :
749 : 0 : mark_fmt = roc_nix_tm_mark_format_get(roc_nix, &mark_flag);
750 [ # # ]: 0 : if (mark_flag) {
751 : 0 : dev->tx_offload_flags |= NIX_TX_OFFLOAD_VLAN_QINQ_F;
752 : 0 : dev->tx_mark = true;
753 : : } else {
754 : 0 : dev->tx_mark = false;
755 [ # # ]: 0 : if (!(dev->tx_offloads & RTE_ETH_TX_OFFLOAD_VLAN_INSERT ||
756 : : dev->tx_offloads & RTE_ETH_TX_OFFLOAD_QINQ_INSERT))
757 : 0 : dev->tx_offload_flags &= ~NIX_TX_OFFLOAD_VLAN_QINQ_F;
758 : : }
759 : :
760 [ # # ]: 0 : for (i = 0; i < eth_dev->data->nb_tx_queues; i++) {
761 : 0 : struct cn10k_eth_txq *txq = eth_dev->data->tx_queues[i];
762 : :
763 : 0 : txq->mark_flag = mark_flag & CNXK_TM_MARK_MASK;
764 : 0 : txq->mark_fmt = mark_fmt & CNXK_TX_MARK_FMT_MASK;
765 : : }
766 : 0 : cn10k_eth_set_tx_function(eth_dev);
767 : 0 : exit:
768 : 0 : return rc;
769 : : }
770 : :
771 : : /* Update platform specific eth dev ops */
772 : : static void
773 : 0 : nix_eth_dev_ops_override(void)
774 : : {
775 : : static int init_once;
776 : :
777 [ # # ]: 0 : if (init_once)
778 : : return;
779 : 0 : init_once = 1;
780 : :
781 : : /* Update platform specific ops */
782 : 0 : cnxk_eth_dev_ops.dev_configure = cn10k_nix_configure;
783 : 0 : cnxk_eth_dev_ops.tx_queue_setup = cn10k_nix_tx_queue_setup;
784 : 0 : cnxk_eth_dev_ops.rx_queue_setup = cn10k_nix_rx_queue_setup;
785 : 0 : cnxk_eth_dev_ops.tx_queue_release = cn10k_nix_tx_queue_release;
786 : 0 : cnxk_eth_dev_ops.tx_queue_stop = cn10k_nix_tx_queue_stop;
787 : 0 : cnxk_eth_dev_ops.dev_start = cn10k_nix_dev_start;
788 : 0 : cnxk_eth_dev_ops.dev_ptypes_set = cn10k_nix_ptypes_set;
789 : 0 : cnxk_eth_dev_ops.timesync_enable = cn10k_nix_timesync_enable;
790 : 0 : cnxk_eth_dev_ops.timesync_disable = cn10k_nix_timesync_disable;
791 : 0 : cnxk_eth_dev_ops.timesync_read_tx_timestamp =
792 : : cn10k_nix_timesync_read_tx_timestamp;
793 : 0 : cnxk_eth_dev_ops.ip_reassembly_capability_get =
794 : : cn10k_nix_reassembly_capability_get;
795 : 0 : cnxk_eth_dev_ops.ip_reassembly_conf_get = cn10k_nix_reassembly_conf_get;
796 : 0 : cnxk_eth_dev_ops.ip_reassembly_conf_set = cn10k_nix_reassembly_conf_set;
797 : : }
798 : :
799 : : /* Update platform specific tm ops */
800 : : static void
801 : : nix_tm_ops_override(void)
802 : : {
803 : : static int init_once;
804 : :
805 [ # # ]: 0 : if (init_once)
806 : : return;
807 : 0 : init_once = 1;
808 : :
809 : : /* Update platform specific ops */
810 : 0 : cnxk_tm_ops.mark_vlan_dei = cn10k_nix_tm_mark_vlan_dei;
811 : 0 : cnxk_tm_ops.mark_ip_ecn = cn10k_nix_tm_mark_ip_ecn;
812 : 0 : cnxk_tm_ops.mark_ip_dscp = cn10k_nix_tm_mark_ip_dscp;
813 : : }
814 : :
815 : : static void
816 : : npc_flow_ops_override(void)
817 : : {
818 : : static int init_once;
819 : :
820 [ # # ]: 0 : if (init_once)
821 : : return;
822 : 0 : init_once = 1;
823 : :
824 : : /* Update platform specific ops */
825 : 0 : cnxk_flow_ops.create = cn10k_flow_create;
826 : 0 : cnxk_flow_ops.destroy = cn10k_flow_destroy;
827 : 0 : cnxk_flow_ops.info_get = cn10k_flow_info_get;
828 : : }
829 : :
830 : : static int
831 : 0 : cn10k_nix_remove(struct rte_pci_device *pci_dev)
832 : : {
833 : 0 : return cnxk_nix_remove(pci_dev);
834 : : }
835 : :
836 : : static int
837 : 0 : cn10k_nix_probe(struct rte_pci_driver *pci_drv, struct rte_pci_device *pci_dev)
838 : : {
839 : : struct rte_eth_dev *eth_dev;
840 : : struct cnxk_eth_dev *dev;
841 : : int rc;
842 : :
843 : 0 : rc = roc_plt_init();
844 [ # # ]: 0 : if (rc) {
845 : 0 : plt_err("Failed to initialize platform model, rc=%d", rc);
846 : 0 : return rc;
847 : : }
848 : :
849 : 0 : nix_eth_dev_ops_override();
850 : : nix_tm_ops_override();
851 : : npc_flow_ops_override();
852 : :
853 : 0 : cn10k_eth_sec_ops_override();
854 : :
855 : : /* Common probe */
856 : 0 : rc = cnxk_nix_probe(pci_drv, pci_dev);
857 [ # # ]: 0 : if (rc)
858 : : return rc;
859 : :
860 : : /* Find eth dev allocated */
861 : 0 : eth_dev = rte_eth_dev_allocated(pci_dev->device.name);
862 [ # # ]: 0 : if (!eth_dev) {
863 : : /* Ignore if ethdev is in mid of detach state in secondary */
864 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY)
865 : : return 0;
866 : 0 : return -ENOENT;
867 : : }
868 : :
869 [ # # ]: 0 : if (rte_eal_process_type() != RTE_PROC_PRIMARY) {
870 : : /* Setup callbacks for secondary process */
871 : 0 : cn10k_eth_set_tx_function(eth_dev);
872 : 0 : cn10k_eth_set_rx_function(eth_dev);
873 : 0 : return 0;
874 : : }
875 : :
876 : : dev = cnxk_eth_pmd_priv(eth_dev);
877 : :
878 : : /* DROP_RE is not supported with inline IPSec for CN10K A0 and
879 : : * when vector mode is enabled.
880 : : */
881 [ # # # # ]: 0 : if (roc_errata_nix_has_no_drop_re() && !roc_env_is_asim()) {
882 : 0 : dev->ipsecd_drop_re_dis = 1;
883 : 0 : dev->vec_drop_re_dis = 1;
884 : : }
885 : :
886 : : /* Register up msg callbacks for PTP information */
887 : 0 : roc_nix_ptp_info_cb_register(&dev->nix, cn10k_nix_ptp_info_update_cb);
888 : :
889 : 0 : return 0;
890 : : }
891 : :
892 : : static const struct rte_pci_id cn10k_pci_nix_map[] = {
893 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KA, PCI_DEVID_CNXK_RVU_PF),
894 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KAS, PCI_DEVID_CNXK_RVU_PF),
895 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CNF10KA, PCI_DEVID_CNXK_RVU_PF),
896 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KB, PCI_DEVID_CNXK_RVU_PF),
897 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CNF10KB, PCI_DEVID_CNXK_RVU_PF),
898 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KA, PCI_DEVID_CNXK_RVU_VF),
899 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KAS, PCI_DEVID_CNXK_RVU_VF),
900 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CNF10KA, PCI_DEVID_CNXK_RVU_VF),
901 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KB, PCI_DEVID_CNXK_RVU_VF),
902 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CNF10KB, PCI_DEVID_CNXK_RVU_VF),
903 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KA, PCI_DEVID_CNXK_RVU_AF_VF),
904 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KAS, PCI_DEVID_CNXK_RVU_AF_VF),
905 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CNF10KA, PCI_DEVID_CNXK_RVU_AF_VF),
906 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KB, PCI_DEVID_CNXK_RVU_AF_VF),
907 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CNF10KB, PCI_DEVID_CNXK_RVU_AF_VF),
908 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KA, PCI_DEVID_CNXK_RVU_SDP_VF),
909 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KAS, PCI_DEVID_CNXK_RVU_SDP_VF),
910 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CNF10KA, PCI_DEVID_CNXK_RVU_SDP_VF),
911 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KB, PCI_DEVID_CNXK_RVU_SDP_VF),
912 : : CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CNF10KB, PCI_DEVID_CNXK_RVU_SDP_VF),
913 : : {
914 : : .vendor_id = 0,
915 : : },
916 : : };
917 : :
918 : : static struct rte_pci_driver cn10k_pci_nix = {
919 : : .id_table = cn10k_pci_nix_map,
920 : : .drv_flags = RTE_PCI_DRV_NEED_MAPPING | RTE_PCI_DRV_NEED_IOVA_AS_VA |
921 : : RTE_PCI_DRV_INTR_LSC,
922 : : .probe = cn10k_nix_probe,
923 : : .remove = cn10k_nix_remove,
924 : : };
925 : :
926 : 235 : RTE_PMD_REGISTER_PCI(net_cn10k, cn10k_pci_nix);
927 : : RTE_PMD_REGISTER_PCI_TABLE(net_cn10k, cn10k_pci_nix_map);
928 : : RTE_PMD_REGISTER_KMOD_DEP(net_cn10k, "vfio-pci");
|